

Доц. д-р инж. Георги Славчев-Михов

ЦИФРОВА СХЕМОТЕХНИКА

РЪКОВОДСТВО
ЗА СЕМИНАРНИ УПРАЖНЕНИЯ

Технически Университет — София
1998

ЦХТ


ръководство

сем. упр.

ОСОБЕНОСТИ ПРИ РАБОТА С TTL СХЕМИ

1.1. TTL елементи.

Понастоящем TTL схемите са едни от най-широко разпространените схеми в цифровата електроника. За пръв път през юни 1966 г. бе съобщено за пускането в серийно производство на интегралните схеми от серията SN74N на фирмата Texas Instruments. Първоначално серията съдържаше 12 разновидности и поради своето удобство бързо се наложи на пазара. Почти веднага още няколко други фирми започнаха производството на TTL схеми. Много от фирмите поставиха собствена система на означаване на TTL схемите си, но в последствие (с малки изключения) ги обединиха с вече утвърдилата се веред потребителите система на означение, наложена от фирмата първопроизводител Texas Instruments. Най-важните елементи на тази система са дадени на фиг. 1.1.



Фиг. 1.1. Означение на TTL схемите.

Първият елемент SS (Означение на серията — Серия) е число, което указва определени експлоатационни характеристики на TTL сериите. Съответствието му с диапазона на температурата на околната среда при експлоатация и диапазона на захранващото напрежение са дадени в табл. 1.1. От указаните серии, в момента се произвеждат само 74 (индустриална) и 54 (военна) серии.

Табл. 1.1. Съответствие между означението на серията и допустимия работен диапазон на температурата на околната среда и на захранващото напрежение.

SS (Серия)	Температура на околната среда, °C	Захранващо напрежение, V	Забележка
54	$-55 \div +125$	$4,5 \div 5,5$	Военна серия
64	$-40 \div +85$	$4,75 \div 5,25$	Индустриална серия
74	$0 \div +70$	$4,75 \div 5,25$	
84	$-25 \div +85$	$4,75 \div 5,25$	

В ръководството са изложени въпроси, свързани с практическите аспекти на изграждането на схеми и устройства от цифровата електроника. То е предназначено да даде допълнителни познания върху основните цифрови схеми и върху методите на проектирането и изчистването им.

Разгледани са особеностите при работа с основните елементи на цифровата електроника, изграждането на устройства с комбинационна и последователностна логика, построяването на формиращи и релаксационни схеми. Внимание е обрнато на приложението на устройства с комбинирано цифрово и аналогово действие, като цифрово-аналогови и аналогово-цифрови преобразуватели и фазови синхронизатори. Застъпени са въпроси, свързани с шумовете в цифровите устройства и предаването на цифрова информация между устройствата и системите.

Ръководството е предназначено за студентите от специалност "Електроника" към Факултета по електроника на техникума и технологиите на ТУ — София. Той може да бъде използван и от студенти от други специалности, от други висши учебни заведения, както и от специалисти, работещи в тази област.

Вторият елемент X (Разновидност на TTL серията — Технологична серия) укава технологията на производство на серията. В табл. 1.2. са дадени технологиите за изработка на TTL сериите. Остарелите серии вече не се произвеждат. С малки изключения, не се произвеждат и елементи от нормалната и Шотки (S) сериите.

Табл. 1.2. Съответствие между разновидностите на TTL сериите и технологиите им на изработка.

X	Технология на изработка на логическите серии			
Normal	Нормална			
Low-power	Маломощна			(остаряла)
High-speed	Бързодействаща			(остаряла)
Schottky	Шотки			
LS	Маломощна Шотки			} Усъвършенствани
AS	Усъвършенствана			
ALS	Маломощна			} Шотки
Advanced Low-power Schottky	От Fairchild			
FAST (Fairchild Advanced Schottky TTL)				} Серии

Технологичните серии LS, AS, ALS и F съдържат диодна логика във входа си и по този принцип те принадлежат към диодно-транзисторната логика, но по исторически и традиционни фактори се причисляват към транзисторно-транзисторната логика.

Третият елемент NN е поредния номер на TTL схемата. Номерата от 00 до 99 са присвоени последователно на TTL схемите. За по-горните номера е търсено някакво функционално съответствие — напр. '83 и '183 са суматори. Приложение А показва състава на 74/54 серия. Пример за означаване: 7400, 54S125, 74ALS139, 74F10 и т.н.

За основен логически елемент от всяка серия се приема елемента И-НЕ с пореден номер 00 и статичните параметри на серията се специфицират спрямо него: 7400, 74L00, 74H00, 74S00, 74AS00, 74ALS00, 74F00. Динамичните параметри на TTL елементите се специфицират поотделно за логически вентил (елемент с пореден номер '00) и тригер (елемент с пореден номер '74).

Табл. 1.3. Време на превключване и консумирана мощност на единичен 2И-НЕ елемен '00 и максимална тактова честота на тригер '74 от TTL серията 54/74.

Параметри	Серии 54/74						
	L	H	S	LS	ALS	AS	F
Време на превключване на логически вентил '00, ns	9	33	6	3	9,5	4	1,75
Консумирана мощност на логически вентил '00, mW	10	1	22	19	2	1,2	8
Максимална тактова честота на тригер '74, MHz	15	2,5	35	75	25	34	105
							100

1.2. Свързване във входа на TTL елемент.

Подаването на входен сигнал за TTL и свързването на елементи във входовете на TTL схемите е свързано с отчитането на някои особености:



— При отрицателни входни напрежения, входният ток нараства и схемата може да се повреди поради превишаване на максимално допустимата мощност или поради разрушаване на p-n преходите, през които протича тока. Ето защо е недопустимо директно подаване на входно напрежение по-отрицателно от 0,7 V. Усъвършенстваните TTL елементи имат вградени във входовете си защитни Шотки диоди. За тях допустимото входно напрежение е -0,4 V.

— При входно напрежение по-високо от 7,5 V, входният ток рязко нараства, тъй като настъпва ценов пробив във входния транзистор. В TTL елементите, използващи диодна логика на входа си, може да настъпи пробив във входните диоди. Затова не се допуска директно подаване във входа на напрежение по-високо от 5,5 V.

— При възможност е желателно входовете на неизползуваните логически елементи да се свържат към маса. Това намалява консумацията им около три пъти, в сравнение със случаите, когато входовете остават свободни.

— Несвързан вход на TTL елемент се държи както ако на него има подадена логическа 1.

а) Свързване на резистор във входа на TTL.



а)

б)

Фиг. 1.2. Свързване на резистор във входа на TTL елемент: а) — с многоемителен транзистор на входа; б) — с диодна логика на входа.

Често срещано приложение е свързването на резистор във входа на TTL към маса или към източник на сигнал с малко изходно съпротивление. Протичащият входен ток I_i не трябва да създава върху

R пад на напрежение по-голям от диапазона на входната логическа 0.

$$\frac{E_{CC} - U_{BE}}{R + R_1} \cdot R < U_{i0}$$
 Където U_{i0} е най-високото допустимо напрежение на входната логическа 0.

За стойността на включвания във входа резистор R може да се използва следното практическо правило:

$$R, k\Omega < \frac{0,8 \cdot V}{I_{i0}, mA}$$

където I_{i0} е входният ток ток на логическата 0 на TTL елемента.
 Например, за $7400 I_{i0} = 1,6 \text{ mA}$, откъдето $R < 500 \Omega$.

От табл. 1.4. могат да се изчислят максималните стойности на допустимите R , включени към маса във входовете на елементите от различните TTL серии.

Табл. 1.4. Максимални токове на входната логическа 0 и 1 за различните серии TTL елементи.

Параметър	L	H	S	LS	ALS	AS	F
Максимален входен ток при 0, mA	1,6	0,2	2,0	0,4	0,01	0,05	0,6
Максимален входен ток при 1, μA	40	10	50	20	20	20	20

Същото правило се прилага, когато резисторът е свързан към източник на сигнал с нулево изходно съпротивление. Ако източникът на сигнала е вътрешно съпротивление R_g , което не е пренебрежимо малко, то стойността на R се намалява със стойността на R_g .

При свързването на резистор към E_{CC} във входа на TTL елемент се спазват следните правила:

— Не е желателно директно свързване на TTL вход към E_{CC} . При евентуални пикове в захранването, такива входове могат да бъдат повредени.


— Подаването на логическа 1 към вход на TTL от E_{CC} се препоръчва да става през съпротивление със стойност $1 \text{ k}\Omega$. Ако към такъв вход се подава сигнал, стойността на резистора може да бъде и много по-голяма. Не се препоръчва вход, на който трябва да има 1 да се остави свободен (от съображения за шумоустойчивост)

б) Свързване на транзистори във входа на TTL елемент.

Подаването на сигнал чрез NPN транзистор е илюстрирано от показаните на фиг. 1.3 три схеми.

За схемата от фиг. 1.3.а, транзисторът T представлява инвертор за входния сигнал U_i . Резисторът R_C отговаря на условията в точка

а, за свързването на резистор във входа на TTL към E_{CC} . Резисторът R_B осигурява базовия ток на T .



Фиг. 1.3. Подаване на входен сигнал през NPN транзистор във входа на TTL елемент.

За схемата от фиг. 1.3.б, транзисторът T е емитерен повторител. Диапазонът на U_i е от 0 до E_{CC} . Резисторът R_E отговаря на условията в точка а за свързването на резистор във входа на TTL към маса. Поради необходимостта от ниска стойност за R_E , тази схема се използва сравнително рядко.


За схемата от фиг. 1.3.в, транзисторът T е включен по схема обичайна база. Схемата се използва като транслятор на логически нива. Диапазонът на входното напрежение е отрицателен — от 0 до $-U_i$. R_C отговаря на условията в т. а. Резисторът R_E трябва да осигури както тока през R_C , така и да поеме I_{i0} от TTL елемента.

$$I_E = \frac{|U_i| - U_{BE}}{R_E}, I_C = \frac{E_{CC}}{R_C}, I_E > I_C + I_{i0}$$

$$R_E < \frac{|U_i| - U_{BE}}{E_{CC} + I_{i0} R_C}$$

Подаването на сигнал във входа на TTL чрез PNP транзистор е илюстрирано от трите схеми на фиг. 1.4.

За схемата от фиг. 1.4.а, транзисторът T представлява инвертор за входния сигнал U_i . Резисторът R_C отговаря на условията в точка а. Тази схема също се използва сравнително рядко, поради сравнително ниската стойност на R_C . За схемата от фиг. 1.4.б, T е емитерен повторител. Диапазонът на U_i е от 0 до E_{CC} . Резисторът R_E отговаря на условията в т. а. При прилагането на схемата трябва да се има предвид, че постъпващият входен сигнал се транслира във входа на TTL с U_{BE} на T . Например, при $U_i = 0 \text{ V}$, логическата 0 във входа на TTL се получава $0,7 \text{ V}$, което влошава статичната шумоустойчивост.




Фиг. 1.4. Подаване на входен сигнал през NPN транзистор във входа на TTL елемент.

За схемата от фиг. 1.4.в, транзисторът Т е включен по схема об-ща база. Диапазонът на входното напрежение е $U_i > E_{CC}$. R_C отгова-ря на условията в т. а. R_E трябва да отговаря на условието:

$$R_E < \frac{U_i - E_{CC}}{E_{CC}} R_C.$$

Схемата представлява транслатор на логически нива, но поради срав-нително ниската стойност на R_C рядко се използва.

2) *Свързване на операционен усилвател към входа на TTL.*
Когато се налага подаването на сигнал във входа на TTL от из-хода на аналогов компаратор или операционен усилвател, е необходи-мо да се ограничи амплитудата на сигнала. Това се извършва при-мерно по показаните на фиг. 1.5. начини.



Фиг. 1.5. Свързване на ОУ към вход на TTL елемент.

Изходното напрежение на ОУ се изменя в границите от U_o^+ до U_o^- . Резисторът R се избира от условието: $R \leq \frac{U_o^-}{I_{i0}}$.

1.3. Свързване в изхода на TTL елемент.

При натоварването на изхода на TTL елемент трябва да се имат

предвид неговите изходни параметри, дадени за различните серии в табл. 1.5. Изходите на TTL понасят късо съединение с масата, поради наличието на токоограничаващ резистор в колектора на един от тран-зисторите в крайното стъпъло (Т4). Късо съединение със захранва-щия проводника обаче, е недопустимо и изходът на TTL се поврежда.

Табл. 1.5. Изходни токове на логическите елементи от 74/54 TTL серии (в скоби са дадени различията за 54 серия).

Изходни токове, mA	L	H	S	LS	ALS	AS	F
Ток на изход-ната 0	16	4(2)	20	8(4)	8(4)	20	20
Ток на изход-ната 1	0,4	0,2(0,1)	1,0	0,4	0,4	2,0	15
Ток на к.с. с масата	20±55	3±15	40±100	30±130	60	125	100

а) Свързване на други TTL елементи.

Често в схемите се налага свързване на няколко логически эле-мента към изход на един елемент. Свързването се определя от т.нар. коефициент на натоварване N_Q , който определя броя на входовете, които могат да се включат към един изход. Той се определя като от-ношение на изходния ток в състояние 0 и 1 и входния ток на логиче-ския елемент 74X(0) от същата серия, съответно в състояние 0 и 1.

$$N_{Q0} = \frac{I_{o0}}{I_{i0}(3a-74X00)} \quad \text{и} \quad N_{Q1} = \frac{I_{o1}}{I_{i1}(3a-74X00)}.$$

$$\text{Например за серията 74LS } N_{Q0} = \frac{8}{0,4} = 20; N_{Q1} = \frac{400}{20} = 20.$$

Когато се свързват елементи от различни технологични серии е необходимо поотделно да се пресметне броят на входовете за които даден изход може да осигури тока на логическата 0 и броят на входо-вете, за които същият изход може да осигури тока на логическата 1 и да се вземе по-малкото от двете числа. Например, да се определи колко S входа могат да се управляват от един LS изход:

$$N_0 = \frac{I_{o0}(LS00)}{I_{i0}(S00)} = \frac{8}{2} = 4, \quad N_1 = \frac{I_{o1}(LS00)}{I_{i1}(S00)} = \frac{0,4}{0,05} = 8,$$


$$N = \min[N_0, N_1] = 4$$

Направените до тук разчети осигуряват статичната съвмести-мост между свързаните логически елементи. Когато няколко входа се свързват накъсо, техните capacitети се сумират, което натоварва захранващия ги изход и бързодействието намалява.

б) Непосредствено управление на товар.

На фиг. 1.6 са показани някои случаи на непосредствено управ-

Линие на товар от изхода на TTL елемент. Най-често използваните за тези случаи са елементите с отворен колектор.



Фиг. 1.6. Непосредствено управление на товар от изход на TTL.


Фиг. 1.6.а показва управление по схема "жично ИЛИ" на товар от няколко изхода с отворен колектор. Захранващото напрежение +E се определя от допустимото напрежение на изходните транзистори на TTL елементите. На фиг. 1.6.б е показано типично управление на светодиода (или на оптронен светодиода). Токозадаващото съпротивление 220Ω осигурява 16 mA ток през светодиода. TTL елементът може да не е с отворен колектор. Фиг. 1.6.в показва управление на индуктивен товар RL (реле) от изход на елемент с отворен колектор. Диодът D предпазва изхода от пренапрежение при комутирането на индуктивния товар. Логическият елемент трябва да отговаря по ток и напрежение на използваното реле. Подходящи за целта са елементите 7406.

б) Управление на транзистор с TTL елемент. В случаите, когато изходът на логическият елемент не е способен да поеме товара (не може да осигури необходимото напрежение и/или ток), се включва допълнителен транзистор. Фиг. 1.7. показва управление на товар през PNP транзистор.

Двете най-често използвани схеми са тези на фиг. 1.7.а и б. В първата, транзисторът T е включен в схема общ емитер. Логическият елемент трябва да осигури необходимия базов ток на T. Напрежението върху R_L и токът през него се осигуряват от параметрите на транзистора. Във втората схема, транзисторът T е включен като емитерен повторител. Напрежението върху R_L е максимално $U_{01} - U_{BE}$. Токът през R_L се осигурява от параметрите на транзистора.


В схемите от фиг. 1.5.в и г, транзисторът T работи в схема обща база. Тези схеми се използват основно като транслатори на напрежение — токът през товара не може да превишава максималния изходен ток на елемента в състояние на логическа 0. Ако това е необхо-

ДИМО, допълнително в изхода на елемента трябва да се включи емитерен повторител. Схемата от фиг. 1.7.в се използва по-рядко — при нея напрежението върху товара може да се променя от +E до $E_{CC} - U_{BE}$. Резисторът R_E се определя от: $R_E \geq (E_{CC} - U_{BE})/I_{00}$. За схемата от фиг. 1.7.г, напрежението върху товара се превключва от +E до 0 V.



Фиг. 1.7. Управление на товар чрез NPN транзистор.

Четири подобни схеми на фиг. 1.8. показват управление на товар от TTL елемент през PNP транзистор.



Фиг. 1.8. Управление на PNP транзистор с TTL елемент.

Най-често използваната схема е тази от фиг. 1.8.а. (например при управление на динамична индикация). Вместо към напрежение E, товарът може да бъде свързан към маса. Резисторът R_{B1} осигурява базов ток на T и се определя от $R_{B1} \geq (E_{CC} - U_{BE})/I_{00}$. Резисторът R_{B2} осигурява сигурно запушване на T (изходът на TTL не достига E_{CC}), като стойността му е около $10 \text{ k}\Omega$.

Схемите от фиг. 1.8. в и г са транслатори на напрежение. Токът през товара не може да превишава максималния ток на логическа 1 в изхода на TTL. Тъй като TTL елементът може да работи в режим на

ОСОБЕНОСТИ ПРИ РАБОТА СЪС CMOS CXЕМИ

1.4. Заключение.

Направените разглеждания се базираха на параметрите на основния логически елемент от съответната серия 74X00. Всяка от сериите обаче включва елементи, чиито параметри значително се различават от тези на основния. Тези различия могат да се специфицират в следното:

1. Наличие на елементи с повишени изходни токове (повишена товароспособност, т.е. повишен коефициент на натоварване). Например елемента 74LS40 притежава $N_{Q0} = 60$.

2. Наличие на елементи с отворен колектор на изхода, чиито изходни транзистори могат да работят при напрежения по-големи от +5 V. Например изходните транзистори на инверторите в 7406 могат да работят с напрежения до +30 V.

3. В някои входове на логически елементи са въведени схематически изменения, отличаващи ги от основния по параметри. Например, информационните входове на 74LS244 имат $I_{i0} = 0,2 \text{ mA}$ (двойно по-малък от $I_{i0} = 0,4 \text{ mA}$ на 74LS00).

4. Накъсо свързани два или повече входа на един и същ логически елемент с И входна структура се възприемат като един вход, докато накъсо свързани входове на един и същи логически елемент с ИЛИ входна структура се възприемат като отделни. Например свързани накъсо два входа на елемент 74LS02 ще формират входен ток $I_{i0} = 0,8 \text{ mA}$, докато два накъсо свързани входа на елемент 74LS00 ще формират ток $I_{i0} = 0,4 \text{ mA}$, както на един вход.


5. В по-сложните логически елементи някои от входовете са свързани вътрешно към повече от един елемент. Поради това те имат по-големи входни токове (по-голям коефициент на натоварване). Например входът R (нулиране) на 74LS74 има $I_{i0} = 1,2 \text{ mA}$ (четири пъти по-голям от $I_{i0} = 0,4 \text{ mA}$ за 74LS00).

Затова при проектиране трябва да се работи с реалните параметри на конкретните TTL схеми.

Входните параметри на основния логически елемент от нормалната серия 7400 ($I_{i0} = 1,6 \text{ mA}$ и $I_{i1} = 40 \mu\text{A}$) дефинират т. нар. Стандартен TTL товар.

2.1. CMOS елементи.

Производството на CMOS цифрови интегрални схеми започва през 1971 г. с известната серия 4000 на фирмата RCA. В основни линии, фирмите производители на CMOS интегрални схеми са възприели единната система на означаване, наложена от фирмата първопроизводител. Тя е представена на фиг. 2.1.




Фиг. 1.1. Означение на CMOS схемите от серия 4000.

Серия 4000 има собствено разположение на елементите в корпуса, различно от това на TTL. Състава на серия 4000 е даден в приложение Б. За удобство на разработчиците, които вече са свикнали с TTL елементите, се появява CMOS серията 74С, която е технологично близка до UB, като използва означенията и разположението на изводите, както при TTL схемите. Характерна особеност на CMOS схемите е широкия обхват на захранващото напрежение, при което те функционират нормално. Този обхват е даден в табл. 2.1.

Табл. 2.1. Обхват на захранващото напрежение на CMOS схемите (серия 4000).

CMOS серия	Минимално E_{DDmin}, V	Максимално E_{DDmax}, V	Работно E_{DD}, V
A	-0,5	15	3 + 12
B	-0,5	18	3 + 15
UB	-0,5	18	3 + 15
74C	-0,3	18	3 + 15

Бързодействащите и усъвършенствани CMOS схеми запазват системата на означаване и разположението на елементите в корпусите, както при TTL. Означаването е дадено на фиг. 2.2.



Фиг. 2.2. Означение на бързодействащите и усъвършенствани CMOS схеми.

Пример: 54НС00, 74НСU04, 74НСТ245, 74АС74, 74АСТ02 и т.н. По бързодействащите и усъвършенствани CMOS технологии се произвеждат и CMOS схеми, които схемотехнично произхождат от серия 4000 и нямат еквивалент в TTL изпълнение. Такива схеми запазват в означението си номера от серия 4000. Например 74НС4040 е 12-разреден двоичен брояч. Среца се и обратната транслация — по технология на серия 4000 се произвеждат елементи, които схемотехнично са заимствани от TTL сериите и носят този си номер, с допълнителна 0 след 4. Например 40373 е 8-разреден паралелен регистър-памет.

Усъвършенстваните АС и АСТ серии се произвеждат и във вариант с централно разположение на хранващите изводи в корпуса. Номерът в тяхното означение се предшества от цифрите 11. Например 74АС11074 са същите два D-тригера, както 74АСТ74 (с традиционно диагонално разположение на хранващите изводи), но с централно разположение на хранващите изводи.

Табл. 2.2. Сравнителна таблица за параметри на CMOS интегрални схеми.


Параметри	Серии			
	4000/74С	НС/НСТ	АС/АСТ	LS
Време на превключване на логически вентил, ns	40	7	5	9,5
Максимална тактова честота за тригер, MHz	12	55	150	33
Изходен ток (стандартен изход), mA	0,8	4	24	8

По-важните параметри на CMOS сериите са дадени в табл. 2.2 (за сравнение са дадени същите параметри и на LS TTL серията).

2.2. Свързване във входа на CMOS елементите.

Подаването на входен сигнал за CMOS и свързването на елементите във входовете им е свързано с отчитането на някои особености:

— Във входовете на CMOS елементите има вградени защитни диоди за предпазване от статичното електричество. Тези диоди се отпускат при $U_i < -0,5 \text{ V}$ и $U_i > E_{CC} + 0,5 \text{ V}$ и ограничават обхвата на подаваните входни напрежения. Максималните токове през защитните диоди са 10 mA за серия 4000 и 20 mA за усъвършенствените серии. На фиг. 2.3 са показани типичните входни вериги на CMOS елементите от различните серии.



Входни вериги на CMOS елементи от различни производители на серия 4000

Фиг. 2.3. Защитни входни вериги на CMOS елементи.

Защитните диоди във входните вериги решават проблема за предпазване на CMOS-елементите от статично електричество, но те не трябва да се претоварват по ток. Ако съществува опасност входните напрежения да надхвърлят обхвата от $-0,5 \text{ V}$ до $E_{CC} + 0,5 \text{ V}$, последователно на входа трябва да се сложи външно ограничително съпротивление, така че входният ток да не превишава максимално допустимата стойност за защитните диоди.

Наличието на защитни диоди в интегралната структура, свързани между входа и изводите на хранващото напрежение на елементите

та, обуславя още една особеност на CMOS схемите — при прекъсване на някой от захранващите проводници схемата може да получи захранване през входната верига от изхода на CMOS схемата, която по-дава входния сигнал.


— Входното съпротивление на CMOS схемите е твърде голямо ($R_i \approx 10^9 \Omega$ при схеми със защитни диоди), затова практически не съществуват ограничения при свързването на резистор във входа на CMOS елемент. От съображения за шумоустойчивост и бързодействие се препоръчва такъв резистор да не надвишава стойността $1 M\Omega$.

— CMOS схемите притежават определен входен капацитет, който трябва да се взема предвид, особено когато много входове се свързват заедно. Той е $5 + 10 pF$ за серия 4000, $3 + 4 pF$ за HC, $4 + 5 pF$ за HCT и $2 + 3 pF$ за AC/ACT сериите. Свързан във входа на CMOS елемент резистор формира с входния капацитет на схемата време-константа, която трябва да се отчита при подаването на сигнали.

— Неизползуваните CMOS входове задължително се свързват към маса или $+E_{CC}$, според логическото ниво, което трябва да им бъде подадено. Свързването се извършва непосредствено. Несвързан вход на CMOS елемент се държи непредсказуемо. Трябва да се обърне внимание и на входовете на CMOS елементите, които получават сигнал от друга печатна платка или блок. При евентуално изваждане на платката или блока, те ще останат несвързани. Препоръчва се такива входове да се свържат през резистор (със стойност $0.1 + 1 M\Omega$) към $+E_{CC}$ или маса.

Всички схеми на свързване във входа на TTL елементи, предсметавени в предишното упражнение могат да се приложат и за CMOS елементи, като се отхвърлят ограниченията на TTL входовете и се съблюдават особеностите на CMOS входовете.

Типични приложения на CMOS схемите е да посват сигнали от "нестандартна" логика (работеща със захранване и нива от 12 до 24 V — напр. изходни сигнали от датчици в промишлени контролери). Фиг. 2.4 показва две такива свързвания.




Фиг. 2.4. Подаване на "нестандартни" нива във входа на CMOS.

2.3. Свързване в изхода на CMOS елемент.

При натоварването на изхода на CMOS елемент трябва да се имат предвид следните техни особености:

— Изходните вериги на CMOS притежават защитни диоди, препазващи ги от статично електричество. Както при входовете, мално допустимият ток за защитните диоди е $10 mA$ за серия 4000 и $20 mA$ за усъвършенстваните серии. На фиг. 2.5 са дадени някои схеми на изходните вериги на CMOS елементите.



Фиг. 2.5. Защитни изходни вериги на CMOS елементи.

— Изходните токове от CMOS елементите са симетрични, т.е. товароспособността на изходите им към маса и към захранващото напрежение е еднаква. В табл. 2.3 са дадени техните стойности при запазване на логическите състояние и максималните (при късо съединение с масата или захранващия проводник).


Табл. 2.3. Изходни токове на логическите елементи от CMOS сериите.

Изходни токове, mA	4000/74	4000/74C	HC/HCT	AC/ACT
Ток на нормален изход	C (15V)	(5V)	4	24
Ток на късо съединение	10	0.5	25	50

— Изходите на CMOS елементите понасят неограничено време късо съединение с масата или захранващия проводник.

— Времето на превключване на CMOS елементите се увеличава с увеличаването на товарния капацитет (с увеличаване броя на паралелно управляваните входове).


Подобно на TTL, в CMOS изпъкват също съществуват логически елементи с повишена изходна товароспособност, чийто изходни токове превишават дадените в горната таблица. CMOS сериите разполагат и с елементи с несиметричен изход с отворен дрейф, както и елементи с три изходни състояния (фиг. 2.6).



а) - инвертор с отворен дрейн

б) - инвертор с три изходни състояния

Фиг. 2.6. CMOS изходи с отворен колектор и с три състояния.




За увеличаване товароспособността на CMOS логическите елементи може да се извърши паралелно свързване на няколко елемента — фиг. 2.7. То се допуска само при паралелно свързване и на входовете на елементите. Препоръчва се паралелно свързване на елементи да бъдат от един и същи корпус.


Фиг. 2.7. Паралелно свързване на CMOS елементи.

Свързването на "нестандартна" $12 \div 24$ V логика към изхода на CMOS елемент е показана на фиг. 2.8. То се извършва най-често с използването на допълнителен транзистор.

Управлението на индуктивни товари (релета) е показано на фиг. 2.9. За увеличаване товароспособността на елементите е включен допълнителен биполярен транзистор.



а)



б)

Фиг. 2.9. Управление на индуктивни товари със CMOS елементи.

В схемата от фиг. 2.9. а, допустимото напрежение върху товара

се определя само от параметрите на биполярния транзистор, докато при фиг. 2.9.б то се определя от стойността на изходното напрежение на логическата 1 на CMOS.


2.4. Свързване на CMOS с логически елементи от други серии.

а) Свързване с TTL елементи.

Когато CMOS и TTL схемите се захранват от едно и също напрежение, не възникват проблеми при свързването на TTL изход с входове на HCT и ACT и то се извършва директно (фиг. 2.10.а).

Не може да се извърши директно свързване на TTL изход с вход на HC или AC схеми, тъй като в най-лошия случай, минималното ниво на изходната логическа 1 на TTL е $U_{o1min} = 2,4$ V, докато минималното ниво на входната логическа 1 за HC и AC схемите е $U_{1min} = 3,85$ V. В този случай се препоръчва поставянето на допълнителен резистор R (например със стойност $4,7$ k Ω), повдигащ логическата 1 в изхода на TTL (фиг. 2.10.б). Трябва да се има предвид времеконстантата, която се образува от резистора R и допълнителния кондензатор, формиран от паразитния кондензатор C_S и товарния кондензатор на схемата C_L . Малка стойност на R ще намали тази времеконстанта, но ще увеличи консумацията в схемата.

Свързването на CMOS изход към TTL вход, при захранване на схемите от едно и също напрежение, се извършва директно (фиг. 2.9.в). Необходимо е да се направи проверка, дали изходната товароспособност на използвания CMOS елемент е достатъчна за осигуряване на входните токове на включените към него TTL входове.



а)

б)


Фиг. 2.10. Свързване между TTL и CMOS при общо захранване.

б) Свързване на усъвършенстваните CMOS схеми със схеми от серията 4000/74С.

HC/HCT и AC/ACT схемите могат директно да бъдат свързвани към стандартните 4000/74С серии, ако те работят с едно и също захранване. Ако обаче те използват различни захранващи напрежения, е необходимо транслиране на логическите нива (всъщност е необходимо транслиране само на логическата 1). За целта се използват


специализирани интегрални схеми — транслятори на логически нива (фиг. 2.11).

На фиг. 2.11.а, е показано транслирането на изходните нива от НС/АС сериите към входни нива на серията 4000/74С. То е възможно при $E_{CC1} < E_{CC2} + 0,7 \text{ V}$. На фиг. 2.11.б, е показано транслирането на изходните нива от 4000/74С сериите към входни нива на серията НС/АС. Транслиращите буфери нямат входни защитни диоди към $+E_{CC}$.



Фиг. 2.11. Свързване между CMOS сериите НС/НСТ/АС/АСТ и 4000/74С.

е) Свързване на CMOS с ECL.



Фиг. 2.12. Свързване между CMOS и ECL.

За връзка между НС/НСТ/АС/АСТ CMOS сериите и ECL е необходимо използването на транслятори на нива. Такава връзка е показана на фиг. 2.12, с използването на специализирани транслятори (например 10125 от ECL към TTL и 10124 от TTL към ECL). Тъй като трансляторите са TTL съвместими, при използването на 10125 за връзка с НС и АС схеми допълнително се поставя резистор за повишаване на напрежението на логическата 1 (фиг. 2.12.а).

2.5. Предаване на сигнали с използването на CMOS.


CMOS схемите предлагат много добро решение за предаване и приемане на сигнали по линии с разпределени параметри (дълги линии). Те осигуряват работа в по-широк диапазон на температурата и на

захранващото напрежение спрямо TTL при по-малка консумирана мощност и подобно бързодействие. НС и АС схемите предлагат по-голяма шумоустойчивост от тази на TTL, а шумоустойчивостта на НСТ и АСТ е същата както на TTL.

Предаване на сигнали по линия с разпределени параметри със CMOS елементи от НС серията е показано на фиг. 2.13. Натоварването на линията е извършено при приемника, като по постоянен ток тя е натоварена само с R_1 , а по променлив ток — с $R_1 \parallel R_2$. За правилно съгласуване на линията е необходимо $Z = R_1 \parallel R_2$, където Z е характеристикното съпротивление на линията. Показаните стойности на резисторите са за характеристикно съпротивление на линията 240Ω . Постояннотоково разделение на пълния товар позволява нивото на логическата 1 да остане равно на E_{CC} , при съществуващата товарна способност на изходите на НС.

За повишаване на шумоустойчивостта е необходимо приемника на сигнала да притежава вграден във входа си тригер на Шмит. Подходящи за такава цел са комбинационните схеми НС/НСТ14 и 132. Някои тригерни схеми, като НС/НСТ73, 74, 107, 109 и 112 също притежават вграден тригер на Шмит в тактовия си вход.

АС/АСТ схемите притежават повишена изходна товароспособност. Някои драйверни схеми от тях могат непосредствено да управляват дълги линии с характеристикно съпротивление от 50 и 75Ω .



Фиг. 2.13. Предаване на сигнали със CMOS елементи.

2.6. Особенности при проектиране на печатни платки със CMOS.


CMOS схемите притежават редица особености, отличаващи ги от другите технологични серии, които трябва да се имат предвид при изграждането на електронни устройства с тях.

CMOS схемите се характеризират с нищожна консумация в статичен режим и непренебрежима консумация в момент на превключване. Отношението на консумацията при превключване спрямо консумацията в статичен режим е много голямо. Това обуславя голямо динамично натоварване на захранващия източник. Допълнително утежняване на динамичното натоварване е презарядка на паразитните кондензатори в момент на превключване, особено при бързите CMOS.

Това налага внимателно подхождане към опроводяването на захранващите линии в платките, изпълнени със CMOS схеми. Те трябва да бъдат максимално къси и с възможна минимална индуктивност и съпротивление. При НСТ и АСТ схемите по-голямо внимание трябва

да се обърне на опроводяването на масата, а при сериите HS и AC — в еднаква степен и на двата захранващи проводника.

Задължително е поставянето на филтриращи кондензатори между захранващите проводници в максимална близост до интегралните схеми, като се вземат мерки за минимална индуктивност на техните изводи. Фиг. 2.14 показва някои мерки за намаляване индуктивността на захранващите проводници и изводите на филтриращите кондензатори.



Фиг. 2.14. Мерки за намаляване на индуктивността на а) — захранващите проводници, б) — изводите на филтриращите кондензатори.


За минималните стойности на филтриращите кондензатори се дават следните препоръки:

- по един $47 \mu\text{F}$ електролитен кондензатор на платка тип Eurocard (площ $150 \times 100 \text{ mm}$);
- по един $1 \mu\text{F}$ танталов кондензатор на 10 интегрални схеми;
- по един 22 nF керамичен кондензатор на всяка схема от осцилаторен или от тригерен тип (брояч, регистри и др.);
- по един 22 nF керамичен кондензатор на всеки 4 интегрални схеми от комбинационен тип.

РАБОТА С КОМБИНАЦИОННА ПРОГРАМИРУЕМА МАТРИЧНА ЛОГИКА (PAL)


3.1. PAL схеми.

Схемите от PAL фамилията са проектирани да покриват целия спектър от логически функции, необходими на проектанта, при проектиране на ниска цена и компактност на разработката. На фиг. 3.1. е дадена системата на означаване на PAL.



Фиг. 3.1. Означение на PAL схемите.

Основните приложения на PAL схемите са две. Едното е заместването на вече проектирана с отделни чипове логика. Нормално, чрез един PAL могат да се заменят от 3 до 8 TTL чипа. Другото приложение на PAL е за проектиране на изцяло нова логическа структура.



Фиг. 3.2. Последователност при проектирането с използване на PAL.

Всяка схема е индивидуална, но процедурите при проектиране

са подобни. Фиг. 3.2. показва типична проектанска последователност.

3.2. Постановка на проблема при проектиране с PAL.

На първо място трябва да се определи функцията на логическата схема — дали тя е комбинационна или последователностна. Комбинационната логика не включва елементи на памет (тригери). Чрез нея се изграждат мултиплексорите и демултиплексорите на сигнали, адресните декодери, преобразувателите на код и др. Чрез последователностна логика се изграждат броячи на импулси и преместващи регистри, генератори на различни сигнални последователности и др.

След това е необходимо да се реши какъв ще бъде вида на логическата схема — дали тя ще бъде чисто комбинационна, последователностна или смесена.

3.3. Избор на PAL схема.

Следващият въпрос е коя PAL схема да бъде избрана за изградена на логиката, така че да се оптимизира нейното използване и цена. Отговорът се дава след преценка на три съобръжения.

Първото съобръжение обхваща броя на входовете и изходите и активното ниво на изходните сигнали — 0 или 1. Например, ако за проектираната логика са необходими 10 входа и 7 изхода и повечето от изходите са с активна 0, най-добрият избор ще бъде PAL 10L8. Ако изходите са 6, може да се избира измежду PAL 10L8 и 12L6.

Второто съобръжение представлява броят на минтермите в логическото уравнение за всеки изход. Всеки PAL има ограничение по отношение на броя на реализираните от него минтерми. Например, ако логическото уравнение за даден изход съдържа 3 събираеми — $O_5 = P_1 + P_2 + P_3$, за реализирането му ще трябва PAL, имащ възможност да програмира 3 минтерма в поне една от клетките си.

Табл. 3.1. Конфигурация на произвежданите от National Semiconductor PAL.

PAL	Времетраенето при превключване, ns			I _{CC} , mA	Конфигурация
	Стандартна	Сериална А	Сериална В		
10H8	35	25	25	90	8 × 
10L8	35	25	25	90	8 × 
12H6	35	25	25	90	4 ×  2 × 

12L6	35	25	90	4 ×  2 × 
14H4	35	25	90	4 × 
14L4	35	25	90	4 × 
16C1	35	25	90	1 × 
16H2	35	25	90	2 × 
16L2	35	25	90	2 × 
16L8	35	25	180	6 ×  2 × 

12L10	40				100	10 x	
14L8	40				100	6 x	
16L6	40				100	2 x	
18L4	40				100	2 x	
20C1	40				100	1 x	
20L2	40				100	2 x	
20L10	50				165	8 x	

16R4	35/25	25/15	15/12	180	4 x	
16R6	35/25	25/15	15/12	180	6 x	
16R8	35/25	25/15	15/12	180	8 x	
20X4	50/30			180	6 x	
20X8	50/30			180	6 x	
20X10	50/30			180	6 x	

Табл. 3.1. представя произведжаните от National Semiconductor PAL схеми. За пълнота, са дадени освен комбинационните, така също регистровите и смесените PAL.

3.3. Съставяне на логическите уравнения.

Съставянето на логическите уравнения за вече съществуваща комбинационна схема е недвусмислено. Също така, съставянето на логическите уравнения за ново проектирана комбинационна логика е твърде просто. Процедурите по написването са следните:


- определяне на входовете и изходите;
- съставяне на таблицата на истинност;
- написване на логическите уравнения за всеки изход;
- използване на инструмента на Булевата алгебра за минимизиране на уравненията и привеждането им във вид удобен за PAL.

3.4. Програмиране на PAL.

Програмирането на PAL се извършва с помощта на специални програматори, притежаващи необходимото програмно осигуряване. Програматорите биват автономни и комплексни (работещи съвместно с компютър — например от типа IBM PC). Повечето автономни програматори също имат възможност за приемане на генерирана от стандартни развойни програми файл с функционална таблица на PAL.

Програмирането се извършва на базата на въведените логически уравнения или на базата на функционалната таблица.

След програмирането следва проверка на връзките, което е във възможностите на всички програматори. Алгоритъмът на програмирането е показан на фиг. 3.3.



Фиг. 3.3. Последователност при програмирането на PAL.

3.5. Тестване на логиката.

Проверката на програмирането може да покаже дали правилно са програмирани връзките вътре в полето на логическото умножение на PAL, но не може да покаже дали схемата функционира правилно. Затова се прави допълнително функционално тестване на PAL. То се

извършва чрез използването на т. нар. функционална таблица. Тя е съвкупност от избрани тест-вектори. Тест-векторите представляват извадки или комбинации на извадки от таблицата на истинност на проектираната логика.

Най-лесно функционалната таблица се генерира от таблицата на истинност без да се използват логическите уравнения. Цялата таблица на истинност може да се използва като функционална таблица. При наличието обаче на много променливи, това не е удобно. Например при n променливи броят на редовете във функционалната таблица ще бъде 2^n . Функционалната таблица се използва за да се определи дали схемата функционира както се очаква. Ако това не е така, трябва да се извърши проверка на правилността на логическите уравнения. Когато не се разполага с таблица на истинност, тест-векторите и функционалната таблица се генерират от логическите уравнения.

Ръчното съставяне на функционалната таблица и на тест-векторите е много отговорна работа. Всяка грешка довежда до неправилна работа на схемата като цяло или, което е много по-неприятно, до частична неработоспособност, понякога откривана много късно. Затова е препоръчително използването на специализирани програмни продукти за проектиране на схеми с PAL.

При описването на тест-векторите и функционалната таблица се използват следните символи:

- H - Логическа 1
- L - Логическа 0
- X - Безразлично състояние
- Z - Високоимпедансно състояние
- C - Такт
- ? - Неопределено състояние

Нека имаме примерното логическото уравнение за функцията $O_5 = I_3 I_5 I_6 + I_7 + I_8 I_9$, където I_i са входните величини. То може да бъде записано във вида $O_5 = P_1 + P_2 + P_3$, където $P_1 = I_3 I_5 I_6$; $P_2 = I_7$ и $P_3 = I_8 I_9$ са минтермите на входните величини.

Нека сега създадем тест вектора V_1 , който поставя мингерма P_1 в 1, а минтермите P_2 и P_3 — в 0. Тогава изходът O_5 ще бъде в 1. Ако съществува грешка в PAL схемата при формирането на мингерма P_1 , оставяйки го в 0, то изходът O_5 също ще остане в 0. Такава грешка е прието да се нарича "stuck at 0" — закрепване към 0 (SA0 грешка). Така тест вектора V_1 ще може да детектира SA0 грешки в мингерма P_1 , т.е. казва се че V_1 покрива SA0 грешки в P_1 .

За да бъде P_1 в 1 е необходимо всички негови входни величини да са 1 ($I_3 = I_5 = I_6 = 1$). Същевременно е необходимо другите два мингерма в уравнението да са 0. За да бъде $P_2 = 0$ трябва $I_7 = 0$. За да бъде $P_3 = 0$ е необходимо или $I_8 = 0$ или $I_9 = 0$. Затова векторът:

V1	11	12	13	14	15	16	17	18	19	I10	/O1	/O2	/O3	/O4	/O5	/O6
	X	X	L	X	H	H	L	L	X	X	X	X	X	X	H	X

се казва че покрива P1 за SA0 грешки.

Подобно, съществува друг вектор V2, който поставя P1 в 0 (само една от входните величини на P1 е 0) и в случай че P2 и P3 са 0 изходът O3 също ще е 0. Сега ако съществува грешка в PAL схемата при формирането на минтерма P1, оставяйки го в 1, то изходът O3 също ще остане в 1. Такава грешка е прието да се нарича "stuck at 1" — закрепване към 1" (SA1 грешка). Така тест вектора V2 ще може да детектира SA1 грешки в минтерма P1, т.е. казва се че V2 покрива SA1 грешки в P1. Такъв е следващият вектор:

V2	11	12	13	14	15	16	17	18	19	I10	/O1	/O2	/O3	/O4	/O5	/O6
	X	X	L	X	H	H	L	L	X	X	X	X	X	X	L	X

Следващите вектори също ще покриват SA1 грешки в P1:

V3	11	12	13	14	15	16	17	18	19	I10	/O1	/O2	/O3	/O4	/O5	/O6
	X	X	L	X	H	L	X	X	X	X	X	X	X	X	L	X
V4	X	X	L	X	L	H	X	X	X	X	X	X	X	X	L	X

За откриване на SA1 грешки за изхода O5 трябва да се състави тест вектор, който по възможност да съдържа 0 за всички входни величини във всички минтерми. Тогава, ако съществува грешка в И или ИЛИ вентилите на PAL, която държи даден минтерм в 1, изходът ще остане 1. Следващият вектор покрива уравнението O3 за SA1 грешки.

V5	11	12	13	14	15	16	17	18	19	I10	/O1	/O2	/O3	/O4	/O5	/O6
	X	X	H	X	L	L	L	L	H	X	X	X	X	X	L	X


Една добра функционална таблица трябва да покрива всички минтерми за SA0 и SA1 грешки.

3.6. Заместване на съществуваща комбинационна логика с PAL.

Нека е поставена задачата да се замести показаната на фиг. 3.4 логика с PAL. Първият етап е да се осмисли функционирането на логиката и да се определи нейния вид. Вижда се, че тя е предназначена да трансформира определени входни сигнали и да генерира някакви изходни такива. В нея не съществуват регистри и тригери. Тъй като схемата е чисто комбинационна, ще бъде избран комбинационен PAL за заместването ѝ (измежду PAL10H3, PAL10L8, PAL12H6 и т.н.).

Вторият етап е да се избере конкретната PAL схема. Тъй като броят на входовете е 10 и броят на изходите е 6, изборът е ограничен измежду PAL 10H3, PAL 10L8, PAL 12H6 и PAL 12L6. Прегледът на схемата показва, че три от изходите (O1, O2 и O3) могат да се формират чрез И-ИЛИ функции на правите и инверсните стойности на входните величини, а други три (O4, O5 и O6) — чрез И-ИЛИ-НЕ функции. Това все още дава еднаква възможност да бъде избран PAL с активно високо, или активно ниско ниво на изхода. Същевременно обаче, по сложните функции за реализиране са И-ИЛИ-НЕ, което подсказва, че логиката по-лесно ще се реализира, ако се използва PAL с активно ниско ниво на изхода. Така изборът е стеснен измежду PAL 10L8 и PAL 12L6. Прегледът на вътрешната структура на PAL 10L8 показва, че неговите клетки могат да реализират събирани на две величини (ИЛИ-НЕ вентилите са двуходови), докато логиката от примера изисква събирани и на три величини (за O5). PAL 12L6 притежава два 4-входови вентила ИЛИ-НЕ, които могат да поемат събирани на три величини. От всички тези съображения следва, че най-подходящия избор за случая е PAL 12L6.

Фиг. 3.4. Комбинационна логическа схема.



Третият етап е да се напишат логическите уравнения за първата логика. Тъй като беше избран PAL 12L6 (с активни ниски нива на изходите), уравнението трябва да се трансформира за формиране на инверсните стойности на изходните величини. За целта се използват теоремите на ДеМорган (уравненията вдясно).

Третият етап е да се напишат логическите уравнения за първата логика. Тъй като беше избран PAL 12L6 (с активни ниски нива на изходите), уравнението трябва да се трансформира за формиране на инверсните стойности на изходните величини. За целта се използват теоремите на ДеМорган (уравненията вдясно).


$$\begin{aligned}
 O_1 &= \neg I_1 \\
 O_2 &= \neg I_1 * I_2 \\
 O_3 &= \neg I_1 + I_3 \\
 O_4 &= \neg I_3 * I_4 \\
 O_5 &= \neg I_3 * I_5 * I_6 + I_7 + I_8 * I_9 \\
 O_6 &= \neg I_8 * I_9 + \neg I_3 * \neg I_7 * I_9 * I_{10}
 \end{aligned}$$

В получените уравнения само изход O5 притежава три събираеми и той трябва да бъде присвоен на изход 13 или 18 на PAL 12L6, за да използва една от двете вътрешни четиривходови вентила за логически сумиране. Останалите изходи няма значение където ще бъдат


ПОСЛЕДОВАТЕЛНОСТНИ ЛОГИЧЕСКИ СХЕМИ

4.1. Приложение

Последователностните схеми съдържат в себе си елементи на памет. Това са тригери, броячи, паралелни и преместващи регистри и т.н. Примерно приложение на последователността е показано на фиг. 4.1. със схема на цифров възстановител (детектор) на данни и тактова честота от честотно кодиран сигнал.



Фиг. 4.1. Цифров възстановител на данни и тактова честота.



Фиг. 3.5. Схема на програмирания PAL 12L6.


Петият етап е тестването на програмирания PAL. Тестването се извършва на самия програматор. Първо се тества програмираната таблица на връзките, според зададените логически уравнения. На второ място се извършва функционален тест, според зададената в програматора функционална таблица.

Ако тестването премине успешно може да се извърши програмиране на специалния бит за сигурност, който предотвратява по-нататъчно прочитане на програмираната вече таблица на връзките.

на входа за синхронно зареждане \overline{PE} на брояча (на входовете за паралелно зареждане на брояча има подадено 1111). Така осмият импулс принудително ще го зареди с 1111. Всички следващи за сумиране импулси няма да се възприемат, тъй като преносът TC през G_{10} забранява броенето в режим на сумиране и броячът се задържа в това му състояние, до смяна на режима на броенето.

При изваждането на импулси, след състояние 8 (1000) броячът се нулира. Това се извършва, като състояние 1000 на брояча се детектира от логическия елемент G_8 и се подава на входа за синхронно нулиране \overline{SR} на брояча. Всички следващи за изваждане импулси няма да се възприемат, тъй като сега преносът TC през G_{10} забранява броенето в режим на изваждане и броячът се задържа нулиран, до смяна на режима на броенето.

Изходът Q_3 на брояча съдържа възстановените данни. Тази схема има предимството, че случайни грешки в детектирането не се отразяват на прочитаните данни. За да се детектира логическа β , е необходимо да постъпят най-малко два периода от сигнала с честота 1200 Hz, а за логическа 1 — най-малко четири периода от сигнала с честота 2400 Hz.



Фиг. 4.3. Времедиаграми на работа на цифровия възстановител на данни и тактова честота.

Времедиаграмите на сигналите в по-важни точки от възстановителя на данни и тактова честота, при детектиране на редуващи се 0 и 1, са дадени на фиг. 4.3. Показано е и графично състоянието на брояча C_3 , изясняващо работата на интегратора-компаратор.

4.5. Използване на последователности PAL схеми

Последователността при работа с последователности PAL схеми


ми е същата, както и с комбинационните PAL, развита в упражнението No 2. Затова тук ще бъдат показани само някои детайли и алтернативни подходи при работата с PAL схеми. Като пример за приложение на последователности PAL е избрана реализацията на цифровия интегратор-компаратор от цифровия възстановител на данни и тактова честота, показан на фиг. 4.1. Неговата таблица на истинност е показана в табл. 4.1.

Табл.4.1. Таблица на преходите на цифровия интегратор-компаратор.

No	CLK	U	Q ₀	Q ₁	Q ₂	Q ₃	Q ⁿ⁺¹ ₀	Q ⁿ⁺¹ ₁	Q ⁿ⁺¹ ₂	Q ⁿ⁺¹ ₃
1	↑	1	0	0	0	0	1	0	0	0
2	↑	1	1	0	0	0	0	1	0	0
3	↑	1	0	1	0	0	1	1	0	0
4	↑	1	1	1	0	0	0	0	1	0
5	↑	1	0	0	1	0	1	0	1	0
6	↑	1	1	0	1	0	0	1	1	0
7	↑	1	0	1	1	0	1	1	1	0
8	↑	1	1	1	1	0	1	1	1	1
9	↑	1	0	0	0	1	1	0	0	1
10	↑	1	1	0	0	1	0	1	0	1
11	↑	1	0	1	0	1	1	1	0	1
12	↑	1	1	1	0	1	1	1	0	1
13	↑	1	0	0	1	1	1	0	1	1
14	↑	1	1	0	1	1	1	0	1	1
15	↑	1	0	1	1	1	1	1	1	1
16	↑	1	1	1	1	1	1	1	1	1
17	↑	0	0	0	0	0	0	0	0	0
18	↑	0	1	0	0	0	0	0	0	0
19	↑	0	0	1	0	0	1	0	0	0
20	↑	0	1	1	0	0	0	1	0	0
21	↑	0	0	0	1	0	1	1	0	0
22	↑	0	1	0	1	0	0	0	1	0
23	↑	0	0	1	1	0	1	1	1	0
24	↑	0	1	1	1	0	0	1	1	0
25	↑	0	0	0	0	1	0	0	1	0
26	↑	0	1	0	0	1	0	0	0	0
27	↑	0	0	1	0	1	1	0	0	1
28	↑	0	1	1	0	1	0	1	0	1
29	↑	0	0	0	1	1	1	1	0	1
30	↑	0	1	0	1	1	0	0	1	1
31	↑	0	0	1	1	1	1	0	1	1
32	↑	0	1	1	1	1	0	1	1	1

Логическите уравнения могат лесно да бъдат съставени на базата на таблицата на преходите с използване на технологията на работа с картите на Карно. На фиг. 4.5 са показани четирите карти

на Карно, съответно за четирите изходни величини. Таблиците са попълнени с 1 за инверсните стойности на изходните величини.




Фиг. 4.5. Карти на Карно за инверсните стойности на изходните величини от таблицата на истинност на работата на цифровия интегратор-компаратор.

При работа с пет входни величини картите на Карно се получават значително по-сложни за обработка, отколкото при по-малко на брой входни величини. Както е подчертано на фигурата, всяка от картите се състои от две долепени една до друга карти. Обединението на величините в картата се извършва както за картата като цяло, така и за двете и половини поотделно или заедно. По-особените случаи на обединение в показаните карти на Карно са подчертани със загъмени клетки. Получените изходни уравнения за инверсните стойности на входните величини имат следния вид:

$$\begin{aligned} \bar{Q}^{n+1}_0 &= Q_0 \bar{Q}_1 + \bar{U} Q_0 + Q_0 \bar{Q}_2 + \bar{U} \bar{Q}_1 \bar{Q}_2 \\ \bar{Q}^{n+1}_1 &= \bar{U} \bar{Q}_0 \bar{Q}_1 + \bar{U} \bar{Q}_0 \bar{Q}_1 + U \bar{Q}_0 \bar{Q}_1 \bar{Q}_2 + \bar{U} \bar{Q}_0 \bar{Q}_2 \\ \bar{Q}^{n+1}_2 &= \bar{U} \bar{Q}_2 + \bar{Q}_1 \bar{Q}_2 + \bar{Q}_0 \bar{Q}_2 + \bar{U} \bar{Q}_0 \bar{Q}_1 \\ \bar{Q}^{n+1}_3 &= \bar{Q}_2 \bar{Q}_3 + \bar{U} \bar{Q}_3 + \bar{Q}_0 \bar{Q}_3 + \bar{Q}_1 \bar{Q}_3 + \bar{U} \bar{Q}_0 \bar{Q}_1 \bar{Q}_2 \end{aligned}$$

Прегледът на уравненията дава възможност за програмиране на интегратора-компаратор да бъде избран PAL16R4. За да се състави функционалната таблица за изпитване на PAL при последователностни схеми е необходимо предварително да се състави и начертае диаграмата на преходите на последователността схема.

рамата на преходите на последователността схема. Това се извършва на базата на таблицата на истинност, или на базата на логическите уравнения. За конкретния пример, диаграмата на преходите на цифровия интегратор-компаратор е показана на фиг. 4.6.



Фиг. 4.6. Диаграма на преходите на цифровия интегратор-компаратор.

Както се вижда от диаграмата на преходите, от състояние 0000 до 0111, цифровият интегратор-компаратор се държи както обикновен реверсивен брояч — при $U = 1$ той увеличава състоянието си с 1, а при $U = 0$ — го намалява с 1. След състояние 0000 обаче, брояча задържа това си състояние и не "превърта" в 1111. Другата особеност е, че след състояния 0111, броячът прескача в състояние 1111.

Подобно е положението и за състояния от 1000 до 1111. Поведението тук на цифровия интегратор-компаратор е като на обикновен реверсивен брояч, с тази разлика, че след състояние 1000 (в режим на изваждане) той превключва скокообразно в състояние 0000, и в състояние 1111 (в режим на сумиране) запазва това си състояние.

При съставянето на функционалната изпитателна таблица за последователностни PAL схеми се спазват следните правила:


1. Първо се генерира тестови вектор, който инициализира изведената последователностна схема;
2. Съставя се последователност от тестови вектори, които в последователен ред покриват всички възможни пътища в диаграмата на преходите.

В конкретния пример няма възможност да се постави системата в определено състояние с един единствен тестови вектор. Но ако в режим на сумиране ($U = 1$) се подадат 8 тактови импулса, броячът от каквото и случайно състояние да тръгне ще се озове в състояние 1111. Това дава основание с осемте тестови вектора (ред 13 до 20 в

ПРИЛОЖЕНИЕ НА ФОРМИРОВАТЕЛНИ И РЕЛАКСАЦИОННИ СХЕМИ

5.1. Формиране на краткотрайни импулси


Често при разработката на цифрови схеми се налага формирането на краткотрайни импулси по нарастващия или спадащия фронт (а понякога и по двата фронта) на импулсна поредица. На фиг. 5.1. са показани различни формиращи елементи на краткотрайни импулси.



Фиг. 5.1. Формиращи елементи на краткотрайни импулси.

Общата структурна схема на такива формиращи елементи, показана на фиг. 5.7.а, включва двуходов вентил, в единия вход на който постъпва входната импулсна поредица, а в другия вход — същата импулсна поредица, но закъсняла, с време τ (и евентуално инвертирана). Като закъснятелен елемент може да се използва интегрираща

Схемата на програмираня PAL16R8 за реализираня цифров интегратор-компаратор е показана на фиг. 4.7. Показана е само регистровата част на програмираня PAL. В пълния си вид той съдържа още две комбинационни клетки.



Фиг. 4.7. Схемата на програмираня PAL цифров интегратор-компаратор.


RC верига, закъснителна линия или, както най-често се прави от собствено закъснение на сигнала през логически елемент. Продължителността на краткотрайните импулси е приблизително равна на закъснението в използвания закъснителен елемент.

Фиг. 5.1.6 показва формиране на краткотрайни отрицателни импулси по нарастващ фронт на входния сигнал. Ако двуходовият вход е И, кратките импулси ще бъдат положителни. Фиг. 5.1.в показва формиране на краткотрайни отрицателни импулси по спадащ фронт на входния сигнал. Ако двуходовият вход е ИЛИ-НЕ, кратките импулси ще бъдат положителни.

Фиг. 5.1.г и д показват съответно формирането на кратки отрицателни и положителни импулси по двата фронта на входния сигнал. Когато на входовете на схемата ИЗКЛЮЧВАЩО ИЛИ има два различни сигнала (което винаги е осигурено за схемата ИЗКЛЮЧВАЩО ИЛИ има еднакви сигнали (което винаги е осигурено за схемата от фиг. д), в изхода и ще има 0. Тези условия се нарушават за времето т след фронт на входния сигнал. За това кратко време изходът на схемата ИЗКЛЮЧВАЩО ИЛИ ще премине в другото състояние.

5.2. Диодна стабилизация на RC осцилатор

С помощта на логически елементи, имачи вхрани ввв входа си тригер на Шмит лесно се изграждат осцилатори, както е показано на фиг. 5.2. В основния си вид обаче, те съдържат два недостатъка. Най-важният е, че първият генериран импулс, след като генераторът бъде разрешен, е с по-голяма продължителност от следващите. Това се дължи на началното напрежение върху кондензатора. Вторият недостатък е, че схемата може да бъде пусната от кратък импулс на разрешаващия вход.




Фиг. 5.2. Усъвършенстване на RC осцилатор.

Добавил диод към схемата (свързаното е показано с прекъснатата линия), могат да бъдат елиминирани и двата недостатъка. Диодът предпазва и от пускане на схемата от кратък разрешаващ импулс. Преди разрешаване на схемата, диодът държи кондензатора разреден до 0,7 V. След подаване на разрешение, кондензаторът тръ-


гва за се зарежда от изхода на схемата през резистора R. За да започне първия импулс, напрежението върху кондензатора трябва да достигне прага на превключване E₁. Това закъснение на започването на първия импулс, определя минималната продължителност на разрешението. Входящ паразитен импулс, по-кратък от времето на закъснение не може да пусне схемата. Так добавянето на диод премахва и втория недостатък на схемата.

5.3. Управление на пиезоелектричен зумер със CMOS елементи.

Едно приложение на RC-осцилатор, използваващ логически елементи с вграден хистерезис на превключването е показано на фиг. 5.3. със схема за управление на пиезоелектричен зумер.



а)



б)

$$T = RC \cdot \ln \frac{E_1(E_{CC} - E_2)}{E_2(E_{CC} - E_1)}$$

Фиг. 5.3. Управление на пиезоелектричен зумер.

Схемата е изградена с една интегрална схема 74C14, който съдържа шест инвертори с вграден тригер на Шмит. Пиезоелектричният зумер има извод за обратна връзка, която е изведена от централната му област. По обратната връзка се получава сигнал, когато пиезоелектричният зумер се управлява с резонансна честота.

Два от инверторите G₁ и G₂ са свързани като астабилни мулти-

вibratorи. Периодът на трептенията T за такъв вид мултивибратор зависи от RC веригата, от захранващото напрежение и от праговете на преключване на логическия елемент. От своя страна праговете на вградения тригер на Шмит зависят от захранващото напрежение — вж. фиг. 5.3.б. При 9 V захранващо напрежение те са съответно $E_1 = 5\text{ V}$ и $E_2 = 4\text{ V}$. Тогава $T = 0,45RC$.

Собствената честота на мултивибратора, изграден на базата на G_2 е избрана около 5 пъти по-ниска от резонансната честота на пиезоелектричния зумер, като тя служи за първоначално възбуждане на зумера. След възбуждането, обратната връзка от него форсира генератора да работи на резонансната честота на зумера $3,2\text{ kHz}$.

Останалите четири инвертора са свързани паралелно по двойки и формират два инвертора с усилен изход, които противофазно възбуждат пиезоелектричния зумер. При 9 V захранване това възбуждане формира 18 V импулси (от връх до връх) непосредствено върху плочите на зумера. По този начин управляван, пиезоелектричен зумер Panasonic EFB-BD32B21 е в състояние да възпроизведе звук от 110 dB при захранване на схемата от 9 V батерия.

Осцилаторът, изграден с G_1 , генерира с честота около 2 Hz . Той периодично забранява основния генератор през диода D_1 , при което зумера произвежда накъсан тон. За генерирането на неправъкъснат тон, този генератор не е необходим.

5.4. CMOS таймер 4060

Таймерите са генератори на времеви интервали. Таймерът 4060 представлява комбинация от многоразреден двоичен асинхронен брояч и комбинационна логика. Последната служи за реализиране на генератор на импулси и за управление работата на брояча.



В таймера 4060 е използван 14-разреден двоичен брояч с последователна връзка между тригерите, като изходите от Q_0 до Q_2 и Q_{10} не са изведени. Структурата на комбинационната логика на 4060 е дадена на фиг. 5.4.а. Тя дава възможност да се синтезира лесно RC -или кварцово стабилизирани генератори.

Свързването на RC -веригата за генериране на импулси с комбинационната логика на 4060 е показано на фиг. 5.2.б. За честотата на генерираните импулси е в сила зависимостта:

$$f = \frac{1}{2,3RC}$$

Ограничителните условия за избор на елементите са: $C \geq 100\text{ pF}$; $10\text{ k}\Omega < R < 1\text{ M}\Omega$; $R_1 \gg R$ и $R_1C_1 \gg RC$, където C_1 е паразитния кондензатор на входа RS . Условието се изпълняват по-лесно, ако се работи с по-големи стойности на C и съответно по-ниски на R .

5.4.в. Тя използва паралелния резонанс на кварцовия резонатор.



Фиг. 5.4. CMOS броячен таймер 4060.

4060 може да работи и като брояч, с външно подадени импулси. За целта изходите RT и CT се оставят свободни, а импулсите се подават на входа RS , при което броячът се превключва по спадащият им фронт. В този режим $f_{max} = 8 \div 30\text{ MHz}$ при $E_{CC} = 5 \div 15\text{ V}$.

Нулиращият сигнал $MR = 1$ нулира брояча и блокира както генератора, така и подаването на импулси към брояча. Този режим се характеризира с намалена консумация.

Броячния таймер 4060 се произвежда и в HCMOS изпълнение, като 74HC4060. Произвежда се и 74HC4061, която схема има подобрени функционални възможности.

5.5. Детектор на ниво на темпоти

Показаната на фиг. 5.5. схема представлява кондензаторен детектор и измерител на ниво на темпоти. Изградена е на базата на ретригеруемия (с възможност за пускане по време на генерирания импулс) чакан мултивибратор 4538, и И-НЕ схемите 4011.

Измервателният кондензатор е изграден от два метални електро-


ПРИЛОЖЕНИЕ НА АНАЛОГОВО ЦИФРОВ ПРЕОБРАЗОВАТЕЛ

6.1. Бърз аналогово-цифров преобразувател TLC5510

TLC5510 на фирмата Texas Instruments (HI1175 на Harris) е бърз CMOS, 8-разреден аналогово-цифров преобразувател (ADC), използва паралелно последователния метод на преобразуване (semiflash architecture). Честотата на преобразуване е до 20 MHz (20 Msps — Megasamples per second). TLC5510 използва единично 5 V захранване и консумира типично 100 mW. Той съдържа в себе си вътрешна схема за следене и запомняне на аналоговия сигнал, паралелни изходи за цифровия код с възможност за високоимпедансно състояние и вътрешни резистори за формиране на опорното напрежение. Всички цифрови изходи са TTL и CMOS съвместими.

Паралелно-последователния метод позволява да се намали консумираната от АЦП мощност. Чрез използването на преобразуване в две стъпки, броят на компараторите за паралелното преобразуване рязко намалява. Допълнително използване на конвейърния принцип позволява да се запази висока честотата на преобразуване, при известно закъснение на получавания резултат — при TLC5510 то е 2,5 тактови периода.

Вградените опорни резистори формират стандартен 2 V диапазон на преобразуване (пълна скала), използвайки захранването на схемата. Обобщената блокова схема на TLC5510 е дадена на фиг. 6.1.




Фиг. 6.1. Блокова схема на TLC 5510.

Входният аналогов сигнал се запомня в вътрешната схема за следене запомняне S/H (аналогова памет). Преобразуването

показана на фиг. 5.6.б.

Когато тактовият сигнал е с ниско ниво, транзисторите T_1 и T_2 са включени се извършва заряд на C_3 до напрежението $+E$. Когато тактовият сигнал е с високо ниво, са включени транзисторите T_3 и T_4 . Тъгава положителният извод на кондензатора C_3 се свързва към маса, а отрицателният му извод — към $-E$. Тактовият сигнал се подава към инвертора в отрицателната страна на зарядната помпа през разделителния кондензатор C_2 . Защитните диоди във входната верига на този инвертор играят важна роля, тъй като фиксират размаха на тактовия сигнал след C_3 , създавайки му необходимото постоянно-токовс отместване.



Фиг. 5.6. Капацитивен преобразувател на напрежение — "зарядна помпа".

Изходното съпротивление на показания капацитивен преобразувател на напрежение е около 100Ω и максималната стойност на изходния ток I_0 , който може да се черпи от него е около 10 mA . Собствената консумация на инвертора в отрицателната страна на зарядната помпа е $20 \mu\text{A}$. При $C_3 = C_2 = C$, размахът на пулсациите в изходното напрежение е $I_0/2fC$.

се извършва на две стъпки. Първата стъпка е преобразуването на старшите 4 бита. Чрез него се определя и обхвата за преобразуването на младшите 4 бита. За да се избегне получаването на фалшиви кодове, младшото преобразуване се извършва в код на Грей и се трансформира в двоичен код преди да се обедини с резултата от старшото преобразуване. Високата честота на преобразуване се запазва благодарение на приложената конвейерна обработка (pipe-lined conversion). За целта във вътрешната структура на TLC5510 е включена втора схема S/H.


6.2. Аналогов вход и опорно напрежение.

TLC5510 преобразува входния сигнал в обхвата на напрежение-то, приложено между точки R_B и R_T . Входен сигнал извън този диапазон генерира код 00 или FF.

Диапазонът на преобразуването е гъвкав и лесно може да се получи от захранването на схемата 5 V. Номиналният входен диапазон е 2 V — от 0,6 V до 2,6 V. Два допълнителни резистора R_T и R_B , свързани съответно между $VR+$ и захранване и между $VR-$ и маса, формират вътрешно опорно напрежение — вж. фиг. 6.2.

При $V_{DDA} = 5$ V, свързвайки $VR+$ към R_T и замасявайки R_B ще се осигури диапазон на преобразуването от 0,0 V до 2,27 V. Свързвайки R_T към V_{DDA} и R_B към $VR-$ ще се получи диапазон на преобразуване от 3,85 V до 5 V. Допълнително е възможно да се използват външни резистори, включени в коментирани точки, за да се реализира произволен диапазон на преобразуване, но в рамките от 0 до 5 V. При това формиране на опорното напрежение, грешката и нестабилността на захранващото напрежение пряко се отразят върху точността на преобразуване.

В много приложения се налага използването на външно опорно напрежение. То се свързва към изводите R_T и R_B , като R_B се свързва към маса. Схемата работи с гарантираната точност при осигурени диапазони на преобразуване от 1 до 5 V.




Фиг. 6.2. Вътрешни резистори за опорно напрежение.

6.3. Аналогово цифрово преобразуване.

Особеност на вътрешната архитектура на TLC5510 е наличието

на два паралелни младши АЦП — А и В за младшите разрези.

Входното напрежение $V(1)$ се стробира по спадания фронт на тактовия сигнал $CLK1$ на входа $CONV$ (фиг. 6.3). Старшият АЦП извършва преобразуването на старшите разрези $UD(1)$ за един такт и го завършва при нарастващия фронт на $CLK2$. Веднага след това младшият АЦП-А започва преобразуването на младшите разрези $LD(1)$. Поради налагането се междинно формиране на аналоговата стойност и опорно напрежение, младшото преобразуване продължава два такта на сигнала $CONV$ и завършва при нарастващия фронт на $CLK3$. $UD(1)$ и $LD(1)$ се комбинират в общ 8-разреден изходен резултат $OUT(1)$ при нарастващия фронт на $CLK4$. Както се вижда, изходният резултат закъснява на 2,5 такта спрямо аналоговия сигнал.




Фиг. 6.3. Вътрешна последователност на преобразуване на АЦП.

Входното напрежение $V(2)$ се стробира от падащия фронт на $CLK2$. $UD(2)$ завършва при нарастващия фронт на $CLK3$. След младшите разрези се преобразуват от втория младши АЦП-В и получаването им завършва при нарастващия фронт на $CLK4$. Пълните данни $OUT(2)$ се формират при нарастващия фронт на $CLK5$. Както се вижда, използването на два застъпващо се работещи младши АЦП компенсират двойно по-дългото им време на преобразуване.

6.4. Типични приложения

Фиг. 6.4 показва използването на TLC5510 за дискретизиране на видеосигнал. Използвано е външно опорно напрежение, формирано от прецизионен опорен източник LM185-1.2 и следващо усиляване за

Достигане на необходимата стойност. Операционният усилвател във веригата на опорното напрежение е стандартен от типа 741.




Фиг. 6.4. Типично приложение на TLC5510.

Опорното напрежение, приложено към R_T може да бъде регулирано от 0 до 2,4 V, при това R_V е свързано към маса. От него се формира и постояннопотоковото отместване на входния сигнал, за да може неговата "нула" да попадне в средата на работния диапазон.

В изхода на видеоусилвателя са поставени предпазни диоди, ограничавачи входния аналогов сигнал между -0,7 V и $V_{DDA} + 0,7$ V. Диодната защита е добра практика за защита от входни пикове извън работния обхват.

На фиг. 6.5 е показано формирането на вътрешно опорно напрежение чрез свързването на R_T и R_V към $VR+$ и $VR-$ съответно. Това




Фиг. 6.5. Типично приложение при минимално количество допълнителни елементи.

формира работен диапазон от 0,6 до 2,6 V. Входният диапазон е зависим от вариациите на захранващото напрежение, тъй като напреженията в точките R_T и R_V са пряко формирани от V_{DDA} . Видео входа е промонливоотоково свър-

зан към V_{IN} с допълнително постояннопотоково отместване на сигнала чрез резистивен регулируем делител. Тази схема предлага предимството на минимално допълнително количество елементи.

Фиг. 6.6 предлага просто решение за прилагането на външен стабилен източник на опорно напрежение. Опорният източник LM185-1.2 с напрежение на стабилизация 1,2 V е включен към извода R_T , а изводът R_V е свързан към маса. Вътрешният резистор $R+$ осигурява тока през опорния източник. Видео входът е промонливоотоково свързан към V_{IN} с постояннопотоково отместване на сигнала чрез резистивен делител.



Фиг. 6.6. Икономично решение с външен опорен източник.


6.5. Особенности при работа с TLC5510.

TLC5510 има отделни аналогови и цифрови вериги. За да не се внасят смущения от цифровата част в аналогово-цифровия преобразувател, се препоръчва захранващите напрежения V_{DDA} и V_{DDD} да се формират от отделни източници, като връзките между масите (D_{GND} и $AGND$) се извършват в една точка при аналоговата част. Непосредствено върху захранващите изводи на TLC5510 трябва да се поставят блокиращи безиндуктивни кондензатори. Цифровите схеми, които поемат изходите от TLC5510 ползват към цифровата маса.


Проектирането на бързи смесени (аналогови и цифрови) електронни схеми изисква особено внимание при изграждането на топологията на връзките. Не трябва да се допуска формирането на затворени контури, дори и в топологията на масата. Наличието на капацитивна връзка между цифровата и аналоговата част може да влоши аналогово-цифровото преобразуване. За правилно изграждане на топологията е необходимо да се спазват следните препоръки:

1. Критичните аналогови връзки (V_{IN} , R_T , R_V , $VR+$ и $VR-$) трябва да бъдат колкото се може по-къси и по-далече разположени от всички цифрови сигнали. TLC5510 трябва да се разположи в края на платката, непосредствено до куплунга за аналоговия вход.
2. Захранващите писти за TLC5510 трябва да бъдат отделени от


FAST ADC
 Size Document Number
 A CONTROL.SCH
 Date: May 16, 1998 Sheet 3 of 6




FAST ADC
 Size Document Number
 A ADCONV.SCH
 Date: May 16, 1998 Sheet 2 of 6



FAST ADC
 SIZE Document Number
 COMP.SCH
 REV 2.0
 Date: May 16, 1998 Sheet 6 of 6




VARIANT 2



VARIANT 1

FAST ADC
 SIZE Document Number
 MEMORY.SCH
 REV 2.0
 Date: May 2, 1998 Sheet 4 of 6



ПРИЛОЖЕНИЕ НА ВЕРИГИ ЗА ФАЗОВО АВТОМАТИЧНО ПОДДЪРЖАНЕ НА ЧЕСТОТА

7.1. Проектиране на умножители на честота.


Системите за фазово автоматично поддържане на честота (ФАПЧ) често се използват за формиране на сигнали, честотата на които е кратна на определена входна честота. В честотните синтезатори честотата на входния сигнал се получава чрез умножение (най-често на цяло число n) на честотата на стабилизирания опорен сигнал. Числото n се задава в цифрова форма, като използваният делител може да бъде програмируем делител за евентуална промяна на n . В най-честите случаи, като опорен сигнал се използва честота, вече съществуваща в даденото устройство.

Нека е зададено реализирането на 12-разредно аналогово-цифрово преобразуване по метода на двутактното интегриране. Първият етап на интегрирането се формира чрез отброяването на 4096 такта (4096 периода) на тактова честота f . Продължителността на етапа на правото интегриране е постоянна, а максималната продължителност на етапа на обратното интегриране е 4096 такта. За да се извърши подтискане на мрежовите смущения с необходимо време на правото интегриране да бъде кратна на периода на мрежовата честота F (в случая $F = 50 \text{ Hz}$ или $1/F = 20 \text{ ms}$). В табл. 7.1. са дадени необходимата тактова честота f за преобразуването, съотношението f с мрежовата честота и честотата на преобразуване на АЦП при избрана различна кратност на мрежовия период спрямо продължителността на правото интегриране.

Табл. 7.1. Параметри на 12-разредно двутактно-интегриращо АЦП при различна продължителност на времето на правото интегриране.


Време на право интегриране	Тактова честота f	f/F	Честота на преобразуване на АЦП
20 ms	204800 Hz	4096	25 Hz
40 ms	102400 Hz	2048	12,5 Hz
60 ms	68266,66...	4096/3	8,33... Hz
80 ms	51200 Hz	1024	6,25 Hz

Пълното подтискане на мрежовите смущения изисква славане на кратността между времето на правото интегриране и периода на мрежовата честота. Ако мрежовата честота се промени, трябва да се промени и времето на правото интегриране. Решение на този проблем



се дава чрез синтезирането на тактовата честота f чрез ФАПЧ, като за опорна честота се вземе мрежовата F . По този начин f ще съдържа в себе си промените на F (нейната девиация) и кратността винаги ще се запазва.

Стандартна схема на ФАПЧ, която съдържа допълнителен брояч-делител на честота на n , включен между изходния ГУН и фазовия детектор, е показана на фиг. 7.1. На схемата са означени коефициентите на предаване на всеки функционален елемент на затворената верига, които са необходими при разчета на устойчивостта.



Фиг. 7.1. Блокова схема на честотен синтезатор с ФАПЧ.


Както се вижда от таблицата, ако се избере време на правото преобразуване 60 ms се получава дробен коефициент на делене n и това решение изисква по-сложна организация на системата ФАПЧ. Нека за примера бъде избрано време на правото преобразуване 80 ms , при което се получава $n = 1024$. В този случай е необходим тактов сигнал f с честота 51200 kHz . При такава честота се получават $6,25$ измервания в секунда. Същността на работата на системата на ФАПЧ ще позволи тактовият сигнал с честота 51200 kHz да бъде синхронизиран с мрежовата честота 50 Hz ($51200 \div 1024$), с което напълно да се подтиснат мрежовите смущения на входа на АЦП.

Някои особености трябва да се отбележат при разработката на ФАПЧ: фазовият детектор преобразува фазовата разлика в напрежение, а ГУН действа като интегратор; постоянно напрежение на входа на ГУН ще предизвиква линейно нарастващо изменение на фазата в изхода му; височестотният филтър има коефициент на предаване по-малък от 1; делителят на честота n също има коефициент на предаване по-малък от 1.

7.2. Оценка на устойчивостта при ФАПЧ

На фиг. 7.2 са приведени диаграмите на Боде, позволяващи да се оцени устойчивостта на системата за ФАПЧ от втори ред, използва-

ваща RC нискочестотен филтър от първи ред. ГУН работи като интегратор с времеконстанта, равна на $1/f$, и закъснение по фаза 90° (т.е. времеконстантата е пропорционална на $1/j\omega$). За да бъде създаден запас по фаза (т.е. да се осигури достатъчно разстояние между 180° и фазата, при която общият коефициент на предаване на затворената верига е равен на 1), във филтъра за ниските честоти трябва да се въведе допълнителна нула в предавателната му характеристика. Това може да се извърши, като в нискочестотния филтър последователно с кондензатора се включи резистор, изпращащ предавателната му характеристика и предодвратяващ провала на устойчивостта за честоти над определена стойност.




Фиг. 7.2. Диаграми на Боде за устойчивост на ФАПЧ от втори ред.

Обединяването на характеристиките на ГУН и на филтъра дават диаграмата на Боде за общия коефициент на предаване на затворената верига, представена на фигурата. До тогава докато наклонът на характеристиката е 20 dB/dec (в областта на единичното усиление), затворената верига ще бъде устойчива. Това се постига чрез използване на показания нискочестотен филтър от типа "избързване-изоставане" и чрез правилния избор на неговата характеристика (също така както и във веригите за фазова компенсация избързване-изоставане на операционните усилватели).

7.3. Определяне на коефициента на предаване на ФАПЧ

На фиг. 7.3 е дадена принципната схема на ФАПЧ за синтезиране на честота 51200 Hz , синхронизирана с мрежовата честота 50 Hz . Фазовият детектор (Phase comparator) и ГУН (VCO) влизат в състава на ФАПЧ, изпълнен с CMOS IC от типа 4046. В 4046 съществуват вградени два фазови детектора, с паралелно свързани входове и раз-

делени изходи. Единият фазов детектор работи по нива на входните импулси, а другия — по фронтите. В дадената схема се използва фазовия детектор, който работи по фронтите. Изходът му се състои от комплементарна двойка CMOS транзистори, работещи в импулсен режим и осигуряващи импулсни сигнали с нива E_{CC} и $0 V$. Фактически той представлява изход с три състояния, доколкото с изключение на момента на действието на импулсите на фазовото разсъгласуване, той се намира в състояние на висок импеданс.



Фиг. 7.3. Принципно схема на честотен синтезатор с ИС 4046.

Максималната и минималната честота на ГУН, задавани от нива на управляващото напрежение $0 V$ и E_{CC} , се определят от изборите на резисторите R_1 , R_2 и кондензатора C_1 , съгласно справочните данни.

$$f_{min} = \frac{1}{R_2(C_1 + 32pF)}$$

$$U_F = 0 V$$

$$f_{max} = \frac{1}{R_1(C_1 + 32pF)} + f_{min}$$

$$U_F = E_{CC}$$

Ограничителни условия: $10 k\Omega \leq R_1 \leq 1 M\Omega$

$$10 k\Omega \leq R_2 \leq 1 M\Omega$$

$$100 pF \leq C_1 \leq 10 nF$$

При работа със схемата 4046 трябва да се има предвид една висока съществена особеност, виждаща се от техническите й данни — високата чувствителност към стабилността на захранващото напрежение. Това изисква внимателното и прецизното му стабилизиране. По-нататъшните разчети са направени при типичното захранващо напрежение за 4046 $E_{CC} = 10 V$. Изборът на останалите елементи на затворената верига се извършва по стандартни за ФАПЧ процедури.

Диапазонът на работа на ГУН се избира така, че да покрива с достатъчен запас промените на мрежовата честота. Ако за конкретен случай се избере диапазон на ГУН в обхвата от $f_{min} = 40 kHz$ и $f_{max} = 60 kHz$ се получава приблизително $\pm 20\%$ възможност за вариране около основната честота $51200 Hz$, което далеч покрива всякакви възможни изменения на мрежовата честота. Ако се избере $C_1 = 1 nF$, от уравнението за f_{min} се определя $R_2 = 24 k\Omega$, а от уравнението за f_{max} се определя $R_1 = 47 k\Omega$. Получените стойности за R_1 и R_2 отговарят на посочените по-горе ограничителни условия.

След избора на диапазона на ГУН, остава само да се оразмери филтър за ниските честоти, който представлява най-критичната част на системата. Започва се с определяне на коефициента на предаване на цялата фазово затворена верига. В табл. 7.2. са дадени разчетните формули за отделните компоненти (съгласно фиг. 7.3) Разчетите трябва да се правят внимателно, без да се бърка честотата f и кръговата честота ω или Hz с kHz .

Табл. 7.2. Разчети на коефициентите на предаване на отделните звена от ФАПЧ.

Блок	Функция	Коефициент на предаване	Пресмятане на коефициента на предаване
Фазов детектор	$U_\varphi = K_\varphi \Delta\varphi$	U_φ	От 0 до E_{CC} — от 0 до 360° $K_\varphi = 10 V/360^\circ = 1.59 V/rad$
НЧ-филтър	$U_F = K_F(j\omega)U_\varphi$	$K_F(j\omega)$	$\frac{1 + j\omega R_4 C_2}{1 + j\omega(R_3 C_2 + R_4 C_2)}$
ГУН	$\frac{d\varphi_G}{dt} = K_G U_F$	K_G	$40 kHz (U_F = 0)$ до $60 kHz (U_F = 10V)$ $K_G = 2 kHz/V = 1.26 \cdot 10^4 rad/(V.s)$
Делител на n	$\varphi_0 = \frac{1}{n} \varphi_G$	K_D	$K_D = \frac{1}{n} = \frac{1}{1024}$

До този момент не е определен K_F . Той може да се определи, от израза за общия коефициент на предаване на затворената верига. Като се има предвид, че ГУН представлява интегратор, т.е.: $\varphi_G = \int U_F K_G dt$ или $\varphi_G = U_F \frac{K_G}{j\omega}$, за общия коефициент на предаване на затворената верига може да се запише:

$$K = K_\varphi K_F(j\omega) \frac{K_G}{j\omega} K_D = 1.59 \frac{1 + j\omega R_4 C_2}{1 + j\omega(R_3 C_2 + R_4 C_2)} \frac{1.26 \cdot 10^4}{j\omega} \frac{1}{1024}$$

Следва избиране честотата, при която коефициентът на предаване на затворената верига става равен на 1. Идеята се състои в то-

ва, че честотата на единичното усилване трябва да бъде достатъчно висока, така че затворената верига да може да отработва изменението на входната честота, но и същевременно достатъчно ниска, че да се подгизкат високочестотните компоненти в изхода на фазовия детектор и смущенията във входящия сигнал.

От тези две противоречиви изисквания, се избира компромисно решение, зависещо от съществуващото на сигналите в конкретния случай. Така например, когато се изграждат въздействащи системи на ФАПЧ, предназначени за демодулиране на входящи ЧМ сигнали или за декодиране на последователности от високоскоростни тонални сигнали (за ЧМ сигналите лентата на пропускане на затворената верига трябва да съответства на входния сигнал, т.е. да бъде равна на максималната честота на модулация, а за тонално детектиране, времеконстантата на затворената верига трябва да бъде по-малка от продължителността на тоналния сигнал) факторът бързодействие е решаващ и честотата на единичното усилване се избира по-висока.

Доколкото проектираната в конкретния случай схема на честотен синтезатор с ФАПЧ е предназначена да следи определени стойности на нестабилността и бавно изменение на мрежовата честота, факторът изглаждане на пулсацията и бавно изменение на честотата на единичното усилване и тя трябва да бъде ниска. Това ще позволи да се намали фазовия шум на изхода и да се осигури нечувствителност към шумовете и промените. Дори кратковременни пропадания на входния сигнал ще бъдат едва забележими, тъй като кондензаторът на филтъра ще запази напрежението, което ще застави ГУН да продължи да формира необходимата изходна честота.

От практически съображения, честотата на единичното усилване f_2 се избира $10 \div 30$ пъти по-ниска от f . С отчитане на по-горните разсъждения, за конкретния пример е подходящо да се избере честота на единичното усилване f_2 равна на 2 Hz , т.е. $12,6 \text{ rad/s}$. Това е значително по-високо от възможни отклонения в честотата на мрежата (електрическата енергия се произвежда от големите генератори с огромна механична инерция) и същевременно достатъчно ниско, че да се отстранят високочестотните и шумови компоненти в изхода на фазовия детектор.

Точката на смяна на наклона в характеристиката на нискочестотния филтър (честота f_1 — неговата "нула") осигурява запаса по фазата. Като правило тя се избира $3 \div 5$ пъти по-ниска от f_2 , което осигурява достатъчен запас. Фазовото изместване от проста RC верига се променя от 0 до 90° в диапазона на честота от $0,1$ до 10 относително честотата на спадане с 3 dB (полос на предавателната характеристика), при която изместването е равно на 45° . За примера е подходящо да

се избере честота на нулата f_1 равна на $0,5 \text{ Hz}$, т.е. $3,1 \text{ rad/s}$ (фиг. 7.2). Точката на смяна на наклона f_1 се определя от времеконстантата $R_4 C_2$ — $R_4 C_2 = 1/2\pi f_1$.

Ако се избере $C_2 = 1 \mu\text{F}$, от равенството $R_4 = \frac{1}{1,10^{-6} \cdot 2 \cdot \pi \cdot 0,5}$ се определя $R_4 = 330 \text{ k}\Omega$.

Стойността на съпротивлението R_3 се определя от условието, че модулът на коефициента на предаване K при честота f_2 е равен на единица. Уравнението придобива вида:

$$\frac{1,59}{1 + j12,6(R_3 \cdot 1,10^{-6} + 330 \cdot 10^3 \cdot 1,10^{-6})} \frac{1,26 \cdot 10^4}{j12,6 \cdot 1024} = 1.$$

Извършвайки тази операция се изчислява $R_3 = 200 \text{ k}\Omega$.

По някога получените стойности на параметрите на филтъра са неудобни и е необходимо те да бъдат преизчислени при други стойности на честотата на единичното усилване. Получените в конкретния пример стойности на резисторите във филтъра са приемливи за ФАПЧ изградени на базата на CMOS (типичното входно съпротивление на ГУН в 4046 е $10^{12} \Omega$). Когато обаче се изгражда ФАПЧ на базата на схеми с биполярни транзистори, тези стойности са прекалено големи и или трябва да се преизчислят подходящо, или да се съгласуват (например с помощта на операционен усилвател).

За опростяване на конструкцията на филтъра, в дадения пример се използва вградения фазов детектор от тип 2 с превключване по фронтовете. Това решение в някои случаи може да се окаже не най-доброто поради високото ниво на високочестотната мрежова съставка във входа на нискочестотния филтър. Тогава се препоръчва да се използва вградения фазов детектор от тип 1, съдържаша логически елемент ИСКЛЮЧВАЩО ИЛИ (XOR).

Внимание трябва да се обърне на входящия във ФАПЧ сигнали. Конкретната схема работи с цифрови сигнали, затова входящият опорен сигнал F трябва да бъдат предварително формиран. Препоръчително е предварителното прилагане на тригер на Шмит за да бъде постигната добра работа на схемата.

7.4. Оразмеряване на ФАПЧ по метода на пробите и грешките

Както се вижда от направените по-горе разчети, най-трудоемката и прецизна дейност е оразмеряване на елементите на нискочестотния филтър. Колкото и несприятна да е тя, никога не трябва да се пренебрегва, тъй като от нея зависи сигурната работа на ФАПЧ.


Тук е мястото категорично да се заяви, че методът на пробите и

ПРЕДАВАНЕ НА ЦИФРОВИ СИГНАЛИ

8.1. Честотен спектър на цифрови сигнали.

Честотния спектър на цифровите сигнали (вж. фиг. 8.1.) зависи на първо място от основната честота f_1 , определена от периода на повторение t . След тази честота, амплитудата на висшите хармоници намалява с 20 dB/dec до честотата f_2 , която се определя от продължителността на фронта на сигнала t_r (времето на нарастване между нива 10 и 90 %).

Нека е необходимо да се предаде цифрова информация със скорост 1 Mbit/s ($1 \text{ Bit}/\mu\text{s}$) и предавателят генерира фронтове на сигнала с време $t_r = 5 \text{ ns}$. Най-висока основна честота се получава, когато предаваната информация се състои от редуващи се 0 и 1 (на всяка μs се сменя логическото ниво). Тогава периодът на цифровия сигнал ще бъде $t = 2 \mu\text{s}$, а $f_1 = 500 \text{ kHz}$ (50 % от скоростта на предаване), а $f_2 = 64 \text{ MHz}$.



Фиг. 8.1. Честотен спектър на цифрови сигнали.


8.2. Критерий за дълги линии при предаване на цифров сигнал

Линията, по която се предават цифровите сигнали, трябва да се третира като дълга линия в съответствие с теорията за тези линии, тогава когато удвоеното време за преминаването на сигнала по линията е по-голямо от времето на фронта на сигнала. Тогава отразената вълна пристига обратно в предавателя след отминаването на фронта на импулса. Времето за разпространението на сигнала зависи от скоростта на електрическото поле в съответната среда. На фиг. 8.2. е показана графика, от която може да се определи максималната дължина на линията, над която тя трябва да бъде третирана като дълга

грешките при оразмеряването на ФАПЧ е неподходящ. Грубо казано, този метод се състои в последователно експериментално променяне на параметрите на филтъра до тогава, докато схемата заработи. За някои разработчици в това се състои "майсторството" на настройка на електронни схеми. Проблемът се състои не в това, че схемата няма да заработи, а в това че ако заработи то е в сравнително тесен диапазон на дестабилизиращите фактори и далеч от оптималния режим. Вероятно заради това, системите на ФАПЧ имат в някои среди лоша репутация.

Въпреки казаното, при използването на метода на пробите и грешките за проектирането на ФАПЧ, трябва да се има предвид че $R_3 C_2$ определя времето на изглаждането в затворената верига, а отношението R_4/R_3 — демпфирането, т.е. отсъствието на претоварване при скокообразна промяна на входната опорна честота. Препоръчва се пробите да започнат със стойности $R_4 = R_3/5$.

линия.



Фиг. 8.2. Диаграма на критерий за дългата линия.

Скоростта на разпространение на електрическото поле по меден проводник, което важи включително и за проводници с разпределени параметри (коаксиален кабел, усукан двойка) е $v = 0,2 \text{ m/ns}$. За сравнение са дадени и скоростите на електрическото поле във вакуум ($v = 0,3 \text{ m/ns}$) и в земята ($v = 0,05 \text{ m/ns}$). Максималната дължина на "къса" линия се определя от уравнение $l_{\text{max}} = v t_r / 2$. Например, ако фронтът на сигнала е 5 ns , максималната дължина на проводника, над която той трябва да бъде третиран като дълга линия, е $0,5 \text{ m}$ (т.е. 10 m на 1 ns от фронта на сигнала).

Когато проводникът по който се предава цифровия сигнал отговаря на критерия за дълга линия, той се изгражда с линии с разпределени параметри и се взимат специални мерки за съгласуването ѝ.


8.3. Подтискане на смущения при дълги линии

На фиг. 8.3. са показани основните подходи за подтискането на смущения при предаването на цифрови сигнали по дълга линия. На фиг. 8.3.а предавателната линия е натоварена в края с терминиращ резистор. Ако стойността на терминиращия резистор е избрана близо до импеданса на линията ($R = Z_0$), не се получават отразени сигнали. В много случаи са допустими до 50% отклонение от равенството.

Елегантен метод за избягване на положителните и отрицателните отскоци на сигналите във входа на приемника е последователното поставяне на резистор в изхода на предавателя, както е показано на фиг. 8.3.б. Стойността на резистора трябва да бъде равна на импеданса на линията ($R = Z_0$). Когато предавателят има собствено, различно от 0 изходно съпротивление R_G , неговата стойност трябва да се извади от R , за да се удовлетвори равенството $R_G + R = Z_0$. На практика стойността на R се избира в границите $25\Omega < R < Z_0$. Понякога това терминиране трудно се изпълнява най-вече, защото обикновено предавателите имат различен изходен импеданс при 0 и при 1. Тази

техника на съгласуване може да се използва при еднопосочно или дупосочно предаване "от точка до точка", но не се препоръчва при наличието на повече от два кореспондента в една линия.

Ефективно отстраняване на положителните и отрицателните отскоци на сигнала в края на линията може да се постигне със защитни диоди (фиг. 8.3.в). Спадащ фронт на сигнала в края на линията би предизвикал отрицателен отскок под нулевата линия. Дiodът обаче ограничава неговата амплитуда до $\approx 0,7 \text{ V}$, поглъщайки енергията му. Тъй като цялата енергия на отскока не се поглъща, остават движещи се напред и назад по линията затихващи вълни, чиято амплитуда обаче не превишава 100 mV . Най-често защитните диоди се комбинират с резистивен терминиране на линията. Благодарение на позитивното влияние на тези диоди, те се вграждат във всички логически схеми. При CMOS схемите, където размахът на изходните сигнали е в целия диапазон на захранването, се вграждат защитни диоди и могат да се получат отскоци и над захранването, се вграждат защитни диоди и към маса и към захранване.



Фиг. 8.3. Отстраняване на нежелателни явления при дълги линии.

8.4. Терминиране на линии с разпределени параметри


Основните техники при терминирането на синфазни линии за предаване на цифрови сигнали са показани на фиг. 8.4. Най-често те се терминират чрез поставянето на резистор между сигналната линия и масата (фиг. 8.4.а). Ако товарната способност на логическата 1 на предавателя не е достатъчна, терминиращият резистор може да се постави между сигналния проводник и захранването. По високи честоти свързването на захранването с масата се осъществява през развързващ кондензатор (типично $0,1 \mu\text{F}$).

Често при CMOS устройства терминиращият резистор се свързва през кондензатор (фиг. 8.4.б). Така се блокира постоянния ток през терминиращия резистор и се намалява консумирания ток.

При устройствата изградени с TTL, терминирането се извършва с помощта на резистивен делител (фиг. 8.4.в), който поддържа нивото на логическата единица U_{11} във входа на приемника. Недостатък е значителния постоянен ток, протичащ през резистивния делител.


СПИСКЪ НА ИНТЕГРАЛНИТЕ СХЕМИ ОТ СЕРИЯ 54/74

No	Функции
00	Четири двуходови елемента И-НЕ
01	Четири двуходови елемента И-НЕ с отворен колектор
02	Четири двуходови елемента ИЛИ-НЕ
03	Четири двуходови елемента И-НЕ с отворен колектор
04	Шест инвертора
05	Шест инвертора с отворен колектор
06	Шест инвертора с отворен колектор, захранващ се с 30V
07	Шест повторителя с отворен колектор, захранващ се с 30V
08	Четири двуходови елемента И
09	Четири двуходови елемента И с отворен колектор
10	Три триходови елемента И-НЕ
11	Три триходови елемента И
12	Три триходови елемента И-НЕ с отворен колектор
13	Два четиривходови тригера на Шмит (инвертора)
14	Шест тригера на Шмит
15	Три триходови елемента И с отворен колектор
16	Шест инвертора с отворен колектор (15V)
17	Шест повторителя с отворен колектор
18	Два четиривходови тригера на Шмит (инвертора)
19	Шест тригера на Шмит (инвертора)
20	Два четиривходови елемента И-НЕ
21	Два четиривходови елемента И
22	Два четиривходови елемента И-НЕ с отворен колектор
23	Два четиривходови елемента ИЛИ-НЕ с възможност за разширяване
24	Четири двуходови тригера на Шмит (инвертора)
25	Два четиривходови логически елемента ИЛИ-НЕ със стъпориращ вход
26	Четири двуходови логически елемента И-НЕ с отворен колектор (15V)
27	Три двуходови логически елемента ИЛИ-НЕ
28	Четири двуходови логически елемента ИЛИ-НЕ
30	Осемходов елемент И-НЕ
31	Елемент за закъснение
32	Четири двуходови елемента ИЛИ
33	Четири двуходови елемента ИЛИ-НЕ с отворен колектор
34	Шест повторителя
35	Шест повторителя с отворен колектор
37	Четири двуходови елемента (буфера) И-НЕ
38	Четири двуходови елемента (буфера) И-НЕ с отворен колектор
39	Четири двуходови елемента (буфера) И-НЕ с отворен колектор
40	Два четиривходови елемента (буфера) И-НЕ
41	Преобразувател на двоично-десетичен код в десетичен ($U_{CCQ}=5V$)
42	Преобразувател на двоично-десетичен код в десетичен
43	Преобразувател на двоичен код с излишък три в десетичен
44	Преобразувател на код на Грей в десетичен код
45	Преобразувател на двоично-десетичен код в десетичен код с изходи с отворен колектор ($U_{CCQ}=30V$)
46	Преобразувател на двоично-десетичен в седемсегментен код
47	Преобразувател на двоично-десетичен в седемсегментен код



Фиг. 8.4. Терминиране на несиметрични линии с разпределени параметри.

В усъвършенстваните интерфейси се среща т.нар. "активно терминиране" (фиг. 8.4.г). Терминиращият резистор се поставя между сигналната линия и допълнителен източник, с напрежение $2,5 \pm 3 V$. Тъй като средно 50% от времето линията се намира в състояние на I , консумирания ток се намалява. Тази техника се използва и при терминиране на магистрала, където през повечето от оперативното време предавателите са във високоимпедансно състояние и допълнителният източник поддържа линията в "неплуващо" състояние.



Фиг. 8.5. Терминиране на симетрична линия.

48	Преобразувател на двоично-десетичен в седемсегментен код
49	Преобразувател на двоично-десетичен в двоично-десетичен код
50	Два елемента 2И-2ИЛИ-НЕ (единият с възможности за разширяване)
51	Два елемента 2И-2ИЛИ-НЕ
52	Елемент 2И-2И-2И-3И-4ИЛИ-НЕ с възможности за разширяване
53	Елемент 2И-2И-2И-2И-4ИЛИ-НЕ
54	Елемент 2И-2И-2И-2И-4ИЛИ-НЕ
55	Елемент 4И-4И-2ИЛИ-НЕ
56	Делител на честота (два на 5 и един на 2)
57	Делител на честота (на 5, 6 и 2)
60	Два триходови разширителя
61	Три триходови разширителя
62	3-2-2-3-ходови разширителя
63	Шест токова сенсора
64	Елемент 4И-2И-3И-2И-4ИЛИ-НЕ
65	Елемент 4И-2И-3И-2И-4ИЛИ-НЕ с отворен колектор
68	Два асинхронни десетични брояча
69	Два 4-разредни асинхронни брояча
70	JK-тригер
71	JK-тригер
72	JK-тригер
73	Два JK-тригера
74	Два D-тригера
75	Четири D-тригера (паралелен регистър-памет)
76	Два JK-тригера
77	Четири D-тригера (паралелен регистър-памет)
78	Два JK-тригера
80	Едноразреден пълен суматор
81	16-битова памет RAM
82	Двауразреден пълен суматор
83	4-разреден пълен суматор
84	16-битова памет RAM
85	4-разреден компаратор
86	Четири елемента Изключващо ИЛИ
87	4-разредна схема на прав и обратен код
88	256-битова памет ROM
89	64-битова памет RAM
90	Асинхронен двоично-десетичен брояч
91	8-разреден преместващ регистър
92	Асинхронен брояч до 12
93	Асинхронен брояч до 16
94	4-разреден преместващ регистър
95	4-разреден реверсиран преместващ регистър
96	5-разреден преместващ регистър
97	Асинхронен програмируем 6-разреден делител на честота
98	4-разреден паралелен регистър-памет
99	4-разреден реверсивен регистър-памет
100	Осем D-тригера (паралелен регистър-памет)
101	Осем D-тригера (паралелен регистър-памет)
102	JK-тригер
103	Два JK-тригера
104	JK-тригер
105	JK-тригер
106	Два JK-тригера
107	Два JK-тригера
108	Два JK-тригера

109	Два JK-тригера
110	JK-тригер
111	Два JK-тригера
112	Два JK-тригера
113	Два JK-тригера
114	Два JK-тригера
115	Два JK-тригера
116	Два 4-разредни паралелни регистър-памет
118	Шест RS-тригера
119	Шест RS-тригера
120	Два импулсни синхронизатора
121	Чакащ мултивибратор
122	Чакащ мултивибратор
123	Два чакащи мултивибратора
124	Два мултивибратора
125	Четири повторителя с три изходни състояния
126	Четири повторителя с три изходни състояния
128	Четири двуходови елемента ИЛИ-НЕ
130	Четири двуходови тригера на Шмит
131	Четири двуходови елемента И с отворен колектор
132	Четири двуходови елемента И с отворен колектор
133	Тринадесетходов елемент И-НЕ
134	Дванадесетходов логически елемент с три изходни състояния
135	Четири елемента Изключващо ИЛИ-НЕ
136	Четири елемента Изключващо ИЛИ
137	Триразреден дишифратор (3 входа-3 изхода)/демултиплексор с адресируем регистър
138	Триразреден дишифратор (3 входа-8 изхода)
139	Два 2-разредни дишифратора
140	Два логически елемента 4И-НЕ за товар 50 ом
141	Преобразувател на двоично-десетичен код в десетичен с високоволтови изходи (U _{CCQ} =60V)
142	Двоично-десетичен брояч, памет и преобразувател с високоволтови изходи
143	Двоично-десетичен брояч, памет, преобразувател на двоично-десетичен в седемсегментен код
144	Двоично-десетичен брояч, памет, преобразувател на двоично-десетичен в седемсегментен код
145	Преобразувател на двоично-десетичен код в десетичен с отворен колектор
147	Преобразувател на десетичен код в двоично-десетичен
148	3-разреден преобразувател на десетичен код в двоично-десетичен
150	16-входов мултиплексор
151	8-входов мултиплексор
152	8-входов мултиплексор
153	Два 4-входови мултиплексора
154	4-разреден дишифратор
155	Два 2-разредни дишифратора/демултиплексора
156	Два двауразредни дишифратора/демултиплексора
157	Четири двуходови мултиплексора
158	Четири двуходови мултиплексора
159	Четири двуходови мултиплексора
160	Синхронен двоично-десетичен брояч
161	Синхронен брояч до 16
162	Синхронен двоично-десетичен брояч
163	Синхронен брояч до 16
164	8-разреден преместващ регистър

165	8-разреден преставащ регистър
166	8-разреден преставащ регистър
167	Програмируем десетичен делител на честота
168	Синхронен двоично-десетичен реверсивен брояч
169	Синхронен реверсивен брояч до 16
170	16-битова памет RAM
171	Четири D-тригера
172	16-битова памет RAM с три изходни състояния
173	Четири D-тригера (паралелен регистър-памет)
174	Шест D-тригера (паралелен регистър-памет)
175	Четири D-тригера (паралелен регистър-памет)
176	Асинхронен програмируем двоично-десетичен брояч
177	Асинхронен програмируем брояч до 16
178	4-разреден преставащ регистър
179	4-разреден преставащ регистър
180	8-разредна схема за проверка на четност
181	4-разредно аритметично-логическо устройство
182	Схема за бърза пренос към 74181
183	Два едноразредни пътни суматора
184	Преобразувател на 6-битов двоично-десетичен в десетичен код
185	Преобразувател на 6-битов двоичен в двоично-десетичен код
186	512-битова памет PROM
187	1024-битова памет ROM
188	256-битова памет PROM
189	64-битова памет RAM
190	Синхронен реверсивен двоично-десетичен брояч
191	Синхронен реверсивен брояч до 16
192	Синхронен реверсивен двоично-десетичен брояч
193	Синхронен реверсивен брояч до 16
194	4-разреден реверсивен преставащ регистър
195	4-разреден преставащ регистър
196	Асинхронен двоично-десетичен брояч
197	Асинхронен брояч до 16
198	8-разреден реверсивен преставащ регистър
199	8-разреден преставащ регистър
200	256-битова памет RAM (256X1 bit)
201	256-битова памет RAM (256X1 bit)
202	256-битова памет RAM (256X1 bit)
206	256-битова памет RAM
207	1024-битова памет RAM (256X4 bit)
208	1024-битова памет RAM (256X4 bit)
214	1024-битова памет RAM (1024X4 bit)
215	1024-битова памет RAM (1024X4 bit)
221	Два чакащи мултивибратора
222	Асинхронна памет (16X4 bit)
224	Асинхронна памет (16X4 bit)
225	Асинхронна памет (16X4 bit)
226	Асинхронна памет (16X5 bit)
226	Универсален 4-разреден предавател за линии с памет
227	Асинхронна памет (16X4 bit) с изходи с отворен колектор
228	Асинхронна памет (16X4 bit) с изходи с отворен колектор
230	Два по четири инвертиращи/неинвертиращи предаватели за линии
231	Два по четири инвертиращи/неинвертиращи предаватели за линии
240	Осем предавателя (инвертора) за линия
241	Осем предавателя за линия
242	Четири приемника за линия (инвертиращи)
243	Четири приемника за линия

244	Осем приемник-предавателя за линия
245	Осем приемник-предавателя за линия
246	Преобразувател на двоично-десетичен в десемсегментен код с изходи с отворен колектор ($U_{CCQ}=30\text{ V}$)
247	Преобразувател на двоично-десетичен код в десемсегментен код с изходи с отворен колектор ($U_{CCQ}=15\text{ V}$)
248	Преобразувател на двоично-десетичен в десемсегментен код
249	Преобразувател на двоично-десетичен в десемсегментен код с изходи с отворен колектор ($U_{CCQ}=5,5\text{ V}$)
251	Осемвходов мултиплексор с изходи с три състояния
253	Четириходов мултиплексор с изходи с три състояния
256	Два 4-разредни адресируеми паралелни регистър-памет
257	Четири двуходови мултиплексора с изходи с три състояния
258	Четири двуходови мултиплексора с инвертиращи изходи с три състояния
259	Адресируем 8-разреден преставащ регистър-памет
260	Два петходови елемента ИЛИ-НЕ
261	Умножител (2X4 bit)
265	Два инвертора и два двуходови елемента И с комплементарни изходи
266	Два елемента Изключващо ИЛИ-НЕ с отворен колектор
269	8-разреден двупосочен двоичен брояч
273	Осем D-тригера
274	Умножител (4X4 bit) с изходи с три състояния
275	7-разредна схема Wallace-Tree с изходи с отворен колектор
276	Четири JK-тригера
278	4-разреден паралелен регистър-памет със схема за приоритет
279	Четири RS-тригера
280	9-разредна схема за провирка/генератор на бит за четност
281	4-разреден пълен суматор
283	4-разреден пълен суматор
284	Умножител (4X4 bit) с изходи с отворен колектор
285	Умножител (4X4 bit) с изходи с отворен колектор
287	1024-битова памет PROM (256X4 bit)
288	256-битова памет PROM (32X8 bit)
289	64-битова памет RAM с изходи с отворен колектор
290	Двоично-десетичен брояч
291	Синхронен програмируем реверсивен 4-разреден брояч/универсален преставащ регистър
292	Програмируем делител на честота/таймер
293	Брояч до 16
294	Програмируем делител на честота/таймер
295	4-разреден преставащ регистър с изходи с три състояния
297	Цифров PLL-филтър
298	Четири двуходови мултиплексора
299	8-разреден универсален преставащ регистър с три изходни състояния
320	Генератор, управляван с напрежение (VCO)
321	Генератор, управляван с напрежение (VCO) с делител на 2 и 4
322	8-разреден преставащ регистър
323	8-разреден универсален преставащ регистър
324	Мултивибратор, управляван с напрежение
325	Два мултивибратора, управлявани с напрежение
326	Два мултивибратора, управлявани с напрежение
327	Два мултивибратора, управлявани с напрежение
347	Преобразувател на двоично-десетичен в десемсегментен код с изходите отворен колектор ($U_{CCQ}=7\text{ V}$)
348	3-разреден преобразувател на десетичен код в двоично-десетичен код

350	4-разредна схема за преместване с изходи с три състояния
351	Два 8-входови мултиплексора с инвертиращ изход с три състояния
352	Два 4-входови мултиплексора с инвертиращи изходи
353	Два 4-входови мултиплексора с инвертиращи изходи с три състояния
354	8-входов мултиплексор с входен регистър
355	8-входов мултиплексор с входен регистър с изходи с отворен колектор
356	8-входов мултиплексор с входен регистър
357	8-входов мултиплексор с входен регистър с изходи с отворен колектор
363	8-разреден преместващ регистър и изходи с три състояния
364	Осем D-тригера с три изходни състояния
365	Шест буфера-повторителя с общ разрешаващ вход
366	Шест буфера-повторителя с общ разрешаващ вход
367	Шест буфера-повторителя
368	Шест буфера-инвертора
373	8-разреден паралелен регистър-памет с три изходни състояния
374	8-разреден регистър с три изходни състояния
375	Четири D-тригера
376	4-разреден JK-регистър
377	Осем D-тригера (паралелен регистър-памет)
378	Шест D-тригера (паралелен регистър-памет)
379	Четири D-тригера (паралелен регистър-памет)
381	4-разредно аритметично-логическо устройство, функционален генератор
382	4-разредно аритметично-логическо устройство с последователен пренос
384	8-входов мултиплексор
385	Четири суматора/схема за инаждане
386	Четири елемента Изключващо ИЛИ
390	Два двоично-десетични брояча
393	Два брояча до 16
395	4-разреден преместващ регистър с изходи с три състояния
396	8-разреден регистър с 2 четириразредни последователни входа
398	4-разреден паралелен регистър-памет с по два входа
399	4-разреден паралелен регистър-памет с по два входа
412	8-разреден паралелен регистър-памет с буфери
422	Чакан мултивибратор
423	Два чаканци мултивибратора
425	Четири повторителя с три изходни състояния
426	Четири повторителя с три изходни състояния
432	8-разреден паралелен регистър-памет с буфери
436	Четири инвертиращи предавателя за памет
437	Четири инвертиращи предавателя за памет
440	Четири неинвертиращи предавателя за линия с изходи с отворен колектор
441	Четири неинвертиращи предавателя за линия с изходи с отворен колектор
442	Четири неинвертиращи предавателя за линия
443	Четири инвертиращи предавателя за линия
444	Четири инвертиращи/неинвертиращи предавателя за линия
445	Преобразувател на двоично-десетичен код в десетичен с изходи с отворен колектор
446	Четири неинвертиращи предавателя за линия с управляване на направлението
447	Преобразувател на двоично-десетичен код в десетичен с изходи с отворен колектор ($U_{CCQ} = 7V$)
448	Четири инвертиращи/неинвертиращи предавателя за линия с отворен колектор
449	Четири инвертиращи предавателя за линия с управляване на направлението
455	Осем инвертиращи предавателя за линия с контрол по четност
456	Осем инвертиращи предавателя за линия с контрол по четност
465	Осем неинвертиращи предавателя за линия
466	Осем инвертиращи предавателя за линия

467	Осем повторителя с три изходни състояния
468	Осем повторителя с три изходни състояния
472	4096-битова памет РНОМ (912X8 bit)
490	Два двоично-десетични брояча
518	8-разреден компаратор с изходи с отворен колектор
519	8-разреден компаратор с изходи с отворен колектор
520	8-разреден компаратор
521	8-разреден компаратор
522	8-разреден компаратор с изходи с отворен колектор
524	8-разреден регистър-компаратор с изходи с отворен колектор
526	16-разреден програмируем компаратор
527	12-разреден програмируем компаратор
528	12-разреден програмируем компаратор
531	8-разреден паралелен регистър-памет
532	8 D-тригера
533	8-разреден паралелен регистър-памет с инвертирани изходи
534	8 D-тригера с инвертиращи изходи
536	8 D-тригера с инвертиращи изходи
537	Десетичен дешифратор с три изходни състояния
538	8-разреден дешифратор (3 входа-8 изхода) с три изходни състояния
539	Два двуразредни дешифратора (2 входа-4 изхода) с три изходни състояния
540	Осем инвертиращи предавателя за линия
541	Осем неинвертиращи предавателя за линия
543	8-разреден регистър - предавател за линия с три изходни състояния
544	8-разреден инвертиращ регистър - предавател за линия с три изходни състояния
545	8-разреден приемо-предавател за линия с три изходни състояния
547	Осмичен дешифратор със запомнящ регистър за адресите и потвърждение
548	Осмичен дешифратор
550	8-разреден регистър - предавател за линия с флаг за състоянието и три изходни състояния
551	8-разреден инвертиращ регистър - предавател за линия с флаг за състоянието и три изходни състояния
552	8-разреден регистър - предавател за линия с флаг за състоянието, контрол по четност и три изходни състояния
560	Синхронен двоично-десетичен брояч с изходи с три състояния
561	Синхронен 4-разреден двоичен брояч с изходи с три състояния
563	8-разреден паралелен регистър-памет с инвертиращи изходи
564	8 D-тригера с инвертиращи изходи
568	Синхронен реверсивен двоично-десетичен брояч с изходи с три състояния
569	Синхронен реверсивен 4-разреден двоичен брояч с изходи с три състояния
570	4X4-разреден регистър с изходи с три състояния
573	8-разреден паралелен регистър-памет с неинвертиращи изходи
574	Осем D-тригера с неинвертиращи изходи
575	Осем D-тригера с неинвертиращи изходи
576	Осем D-тригера с инвертиращи изходи
577	Осем D-тригера с инвертиращи изходи
579	8-разреден реверсивен брояч с изходи с три състояния
580	8-разреден паралелен регистър-памет с инвертиращи изходи
582	4-разредно аритметично-логическо устройство за двоично-десетичен код
583	4-разреден двоично-десетичен суматор
588	8-разреден предавател на линии за IEEE488
590	8-разреден двоичен брояч с изходен регистър
591	8-разреден двоичен брояч с изходен регистър с изходи с отворен колектор
592	8-разреден двоичен брояч с входен регистър
593	8-разреден двоичен брояч с входен регистър
594	8-разреден преместващ регистър с изходен регистър

595	8-разреден преместващ регистър с изходен регистър
596	8-разреден преместващ регистър с изходен регистър с изходи с отворен колектор
597	8-разреден преместващ регистър с входен регистър
598	8-разреден преместващ регистър с входен регистър
599	8-разреден преместващ регистър с изходен регистър с изходи с отворен колектор
600	Схема за опресняване на динамична памет (4К или 16К)
601	Схема за опресняване на динамична памет (4К или 16К)
602	Схема за опресняване на динамична памет (64К)
603	Схема за опресняване на динамична памет (64К)
604	16-разреден паралелен регистър-памет с изходен мултиплексор
605	16-разреден паралелен регистър-памет с изходен мултиплексор с изходи с отворен колектор
606	16-разреден паралелен регистър-памет с изходен мултиплексор
607	16-разреден паралелен регистър-памет с изходен мултиплексор с изходи с отворен колектор
608	Схема за управление на цикъла на запомняне
610	Адресен разширител
611	Адресен разширител с изходи с отворен колектор
612	Адресен разширител с изходи с отворен колектор
613	Адресен разширител с изходи с отворен колектор
620	Осем инвертиращи предаватели за линия
621	Осем неинвертиращи предаватели за линия с изходи с отворен колектор
622	Осем инвертиращи предаватели за линия с изходи с отворен колектор
623	Осем неинвертиращи предаватели за линия с изходи с отворен колектор
624	Генератор, управляван с напрежение (VCO)
625	Генератор, управляван с напрежение (VCO)
626	Генератор, управляван с напрежение (VCO)
627	Генератор, управляван с напрежение (VCO)
628	Генератор, управляван с напрежение (VCO)
629	Генератор, управляван с напрежение (VCO)
630	16-разреден детектор на грешка и схема за корекция
631	16-разреден детектор на грешка и схема за корекция
632	32-разреден детектор на грешка и схема за корекция
633	32-разреден детектор на грешка и схема за корекция
634	32-разреден детектор на грешка и схема за корекция с изходи с отворен колектор
635	32-разреден детектор на грешка и схема за корекция с изходи с отворен колектор
636	8-разреден детектор на грешка и схема за корекция
637	8-разреден детектор на грешка и схема за корекция
638	Осем инвертиращи предаватели за линия с изходи с отворен колектор с изходи с отворен колектор
639	Осем неинвертиращи предаватели за линия с изходи с отворен колектор с три изходни състояния
640	Осем инвертиращи предаватели за линия с изходи с отворен колектор
641	Осем неинвертиращи предаватели за линия с изходи с отворен колектор
642	Осем инвертиращи предаватели за линия с изходи с отворен колектор
643	Осем инвертиращи/неинвертиращи предаватели за линия с изходи с отворен колектор
644	Осем инвертиращи/неинвертиращи предаватели за линия с изходи с отворен колектор
645	Осем неинвертиращи предаватели за линия с изходи с отворен колектор
646	Осем неинвертиращи предаватели за линия с изходи с отворен колектор
647	Осем инвертиращи предаватели за линия с изходи с отворен колектор
648	Осем неинвертиращи предаватели за линия с изходи с отворен колектор
649	Осем неинвертиращи предаватели за линия с изходи с отворен колектор
651	Осем инвертиращи предаватели за линия с изходи с отворен колектор

652	Осем неинвертиращи предаватели за линия с изходи с отворен колектор/с три изходни състояния
653	Осем инвертиращи предаватели за линия с изходи с отворен колектор/с три изходни състояния
654	Осем неинвертиращи предаватели за линия с изходи с отворен колектор/с три изходни състояния
655	Осем инвертиращи предаватели с контрол по четност и три изходни състояния
656	Осем предаватели с контрол по четност и три изходни състояния
657	Осем приемно-предаватели с контрол по четност и три изходни състояния
668	Синхронен програмируем реверсивен десетичен брояч
669	Синхронен програмируем реверсивен десетичен брояч
670	16-разреден регистър с изходи с три състояния
671	4-разреден преместващ регистър с изходна памет
672	4-разреден преместващ регистър с изходна памет
673	16-разреден преместващ регистър с паралелен регистър
674	16-разреден преместващ регистър
675	16-разреден преместващ регистър с последователен вход и паралелни изходи
676	16-разреден преместващ регистър с паралелни входове и последователен изход
677	16-разреден адресируем компаратор
678	16-разреден адресируем компаратор с паралелен регистър-памет
679	12-разреден адресируем компаратор
680	12-разреден адресируем компаратор с паралелен регистър-памет
682	8-разреден изравнител по големина
683	8-разреден изравнител по големина с изходи с отворен колектор
684	8-разреден изравнител по големина
685	8-разреден изравнител по големина с изходи с отворен колектор
686	8-разреден изравнител по големина
687	8-разреден изравнител по големина с изходи с отворен колектор
688	8-разреден изравнител по големина
689	8-разреден изравнител по големина с изходи с отворен колектор
690	Синхронен двоично-десетичен брояч с регистър и с мултиплексор
691	4-разреден синхронен двоичен брояч с регистър и с мултиплексор
692	4-разреден синхронен двоичен брояч с регистър и мултиплексор
693	4-разреден синхронен двоичен брояч с регистър и мултиплексор
696	Синхронен реверсивен двоично-десетичен брояч с регистър и с мултиплексор
697	4-разреден синхронен реверсивен двоичен брояч с регистър и с мултиплексор
698	Синхронен реверсивен двоично-десетичен брояч с регистър и с мултиплексор
699	4-разреден синхронен реверсивен двоичен брояч с регистър и с мултиплексор
711	Четири мултиплектора 2 към 1 с изходи с три състояния
712	Четири мултиплектора 3 към 1
718	Асинхронен десетичен брояч
723	Четири мултиплектора 3 към 1 с изходи с три състояния
725	Четири мултиплектора 4 към 1
732	Четворен инвертиращ мултиплексор на данни с изходи с три състояния
733	Четворен мултиплексор на данни с изходи с три състояния
764	Двуportона оперативна памет с регистър
765	Двуportова оперативна памет
779	8-разреден двуportен двоичен брояч с изходи с три състояния
784	8-разреден последователен/паралелен умножител
786	4-входен асинхронен магистрален арбитър
800	Три четиривходови елемента-буфера ИЛИ-НЕ
802	Три четиривходови елемента-буфера ИЛИ-ИЛИ-НЕ
804	Шест дваходови елемента-буфера И-НЕ
805	Шест дваходови елемента-буфера ИЛИ-НЕ
808	Шест дваходови елемента-буфера И
821	10-битов магистрален регистър с изходи с три състояния
822	10-битов магистрален регистър с инверсни изходи с три състояния

СПИСКЪТ НА ИНТЕГРАЛНИТЕ СХЕМИ ОТ СЕРИЯ 4000

823	9-битов магистрален регистър с изходи с три състояния
824	9-битов магистрален регистър с инверсни изходи с три състояния
825	8-битов магистрален регистър с изходи с три състояния
826	8-битов магистрален регистър с инверсни изходи с три състояния
827	10-битов буфер/предавател с изходи с три състояния
828	10-битов буфер/предавател с инверсни изходи с три състояния
832	Шест двууходови елемента-буфера ИЛИ
838	Микропрограмен контролер
841	10-битов магистрален регистър с изходи с три състояния
842	10-битов магистрален регистър с инверсни изходи с три състояния
843	9-битов магистрален регистър с изходи с три състояния
844	9-битов магистрален регистър с инверсни изходи с три състояния
845	9-битов магистрален регистър с изходи с три състояния
846	8-битов магистрален регистър с инверсни изходи с три състояния
857	Шест двууходови мултиплексора
861	10-битов магистрален предавател с изходи с три състояния
862	10-битов магистрален предавател с инверсни изходи с три състояния
863	9-битов магистрален предавател с изходи с три състояния
864	9-битов магистрален предавател с инверсни изходи с три състояния
866	8-разреден изравнител по големина с изходи с отворен колектор
867	8-разреден синхронен реверсивен брояч
869	8-разреден синхронен реверсивен брояч
870	Два 16x4 регистъра
871	Два 16x4 регистъра
873	Два 4-разредни паралелни регистър-памети
874	Два по четири D-тригера
876	Два по четири D-тригера с инвертиращи изходи
877	8-разреден универсален предавател
878	Два по четири D-тригера
879	Два по четири D-тригера с инвертиращи изходи
880	Два по четири D-тригера с инвертиращи изходи
881	4-разредно аритметично устройство/функционален генератор
882	32-разредна схема за пренос
885	8-разреден изравнител по големина
940	Осем повторителя/буфера с изходи с три състояния
941	Осем повторителя/буфера с изходи с три състояния

№	Функция
4000	Два триуходови елемента ИЛИ-НЕ и един инвертор
4001	Четири двууходови логически елемента ИЛИ-НЕ
4002	Два четиривходови логически елемента ИЛИ-НЕ
4003	Два D-тригера
4006	18-разреден преместващ регистър (статичен)
4007	Два CMOS транзистора и един инвертор
4008	4-разреден пълен суматор
4009	Шест инвертора
4010	Шест повторителя
4011	Четири двууходови логически елемента И-НЕ
4012	Два четиривходови логически елемента И-НЕ
4013	Два D-тригера
4014	8-разреден преместващ регистър
4015	Два 4-разредни преместващи регистъра
4016	Четири аналогови ключа
4017	5-разреден брояч на Джонсън (брояч до 10)
4018	5-разреден брояч на Джонсън с паралелни входове
4019	Четири двууходови мултиплексора
4020	14-разреден двоичен брояч
4021	8-разреден преместващ регистър
4022	8-разреден брояч на Джонсън с дешифратор
4023	Три триуходови логически елемента И-НЕ
4024	7-разреден двоичен брояч
4025	Три триуходови логически елемента ИЛИ-НЕ
4026	Десетичен брояч (5-разреден брояч на Джонсън) с преобразуваател в седемсегментен код
4027	Два JK-тригера
4028	Преобразуваател на двоично-десетичен код в десетичен
4029	Синхронен реверсивен двоичен/двоично-десетичен брояч
4030	Четири логически елемента изключващо ИЛИ
4031	64-разреден преместващ регистър
4032	3-разреден последователен суматор (с положителна логика)
4033	Двоично-десетичен брояч (5-разреден на Джонсън) с преобразуваател в седемсегментен код
4034	8-разреден универсален регистър
4035	4-разреден универсален преместващ регистър
4037	Три И/ИЛИ бифазни двоички
4038	3-разреден последователен суматор (с отрицателна логика)
4040	12-разреден двоичен брояч
4041	Четири буфера с прав и инверсен изход
4042	Четири D-тригера (паралелен регистър-памет)
4043	Четири RS-тригера с три изходни състояния
4044	Четири RS-тригера с три изходни състояния
4045	21-разреден двоичен брояч
4046	PLL-схема
4047	Чакан мултивибратор
4048	Разширяем 8-входов логически елемент (за 8 логически функции)
4049	Шест буфера (инвертора)

4050	Шест буфера (повторителя)
4051	8-входов аналогов мултиплексор
4052	Два 4-входов аналогови мултиплексора
4053	Три двуходови аналогови мултиплексора
4054	Схема за управление на индикатор с течни кристали
4055	Схема за управление на индикатор с течни кристали
4056	Схема за управление на индикатор с течни кристали
4057	4-разредна аритметично-логическа схема
4059	Синхронен програмируем брояч (от 3 до 9999 или 150999)
4060	14-разреден реверсивен двоичен брояч и осцилатор
4062	200-разреден динамичен преместващ регистър
4063	4-разреден цифров компаратор
4066	Четири аналогови ключа
4067	16-входов аналогов мултиплексор
4068	8-входова схема И-НЕ
4069	Шест инвертора
4070	Четири елемента ИЗКЛЮЧВАЩО ИЛИ
4071	Четири 2-входов елемента ИЛИ
4072	Два 4-входов елемента ИЛИ
4073	Три 3-входов елемента И
4075	Три 3-входов елемента ИЛИ
4076	Четворен D-тип регистър
4077	Четири елемента ИЗКЛЮЧВАЩО ИЛИ
4078	3-входов элемент ИЛИ-НЕ
4081	Четири 2-входов елемента И
4082	Два 4-входов елемента И
4085	Два елемента И-ИЛИ-НЕ с по четири входа и един вход за забрана
4086	Елемент И-ИЛИ-НЕ с четири входа, вход за забрана и вход за разрешение
4089	Двоичен четириразреден умножител
4093	Четири 2-входов елемента И-НЕ с тригер на Шмит
4094	9-разреден магистрален преместващ регистър
4095	JK-тригер с три J и три K входа
4096	JK-тригер (управляващ - управляван)
4097	Два разредни мултиплексора/демултиплексора (осем входа - един изход)
4098	Два прецизни чакащи мултиплексора
4099	8-разреден адресируем регистър
4104	Четири TTL-CMOS преобразувателя на ниво с комплементарни изходи и общ вход за разрешение
4106	Шест инвертора с тригери на Шмит
4160	Синхронен двоично-десетичен брояч с асинхронно нулиране
4161	Синхронен двоичен брояч до 16 с асинхронно нулиране
4162	Синхронен двоично-десетичен брояч със синхронно нулиране
4163	Синхронен двоичен брояч до 16 със синхронно нулиране
4174	Четири D-тригера (паралелен регистър-памет)
4175	Шест D-тригера (паралелен регистър-памет)
4192	Синхронен програмируем десетичен брояч
4193	Синхронен програмируем четириразреден двоичен брояч
4194	4-разреден универсален преместващ регистър
4301	Четири двуходови логически елемента ИЛИ-НЕ
4302	Елемент И-ИЛИ-НЕ с 2 x 2, 3 и 4 входа
4303	Елемент И-ИЛИ-НЕ с 1, 2 и 2 x 4 входа
4304	Шест инвертора с тригер на Шмит
4311	Преобразувател от двоично-десетичен в семесегментан код
4315	Шест инвертора
4320	16-входов мултиплексор с изход с високоимпедансно състояние
4321	Два 8-входов мултиплексор с изходи с високоимпедансно състояние

4360	Синхронен програмируем десетичен брояч с асинхронно нулиране
4361	Синхронен програмируем четириразреден двоичен брояч с асинхронно нулиране
4362	Синхронен програмируем десетичен брояч със синхронно нулиране
4363	Синхронен програмируем четириразреден двоичен брояч със синхронно нулиране
4368	Преобразувател на двоично-десетичен код в семесегментен с регистър/памет
4370	Четири D-тригера с нулиране и комплементарни изходи
4400	PCM кодек-филтър
4401	PCM кодек-филтър
4402	PCM кодек-филтър
4404	Импулсно кодов модулатор-демодулатор
4406	Импулсно кодов модулатор-демодулатор
4407	Импулсно кодов модулатор-демодулатор
4408	Преобразувател от двоични в телефонни импулси
4409	Преобразувател от двоични в телефонни импулси
4410	2 от 8 тонален шифратор
4411	Генератор на честоти за сериен обмен на информация
4412	Универсален нискоскоростен модем
4413	PCM филтър
4414	PCM филтър
4415	Четворен прецизен таймер-драйвер
4416	PCM таймер
4417	PCM таймер
4418	PCM таймер
4419	Клавиатурен шифратор 2 по 8 матрица в двоичен код
4426	Десетичен брояч (5-разреден брояч на Джонсън) с преобразувател в семесегментен код
4428	Преобразувател на двоичен в осмичен код (дешифратор)
4433	A1П3 с управление на 3+1/2 цифрови индикатори
4441	Четири инвертора
4443	8-канален аналогово-цифров преобразувател
4445	21-разреден двоичен брояч
4447	8-канален аналогово-цифров преобразувател
4449	Шест буфера (инвертора)
4457	Предвавателен буфер
4458	Приемен буфер
4460	Процесор за управление на скорост
4469	Адресируем асинхронен предавател/приемник
4490	Шест премина от механични контакти
4495	Преобразувател от двоично-десетичен код в семесегментен с регистър-памет
4500	Промислен контролер
4501	Комбинационни логически вентили
4502	Шест стобируеми инвертора/буфери
4503	Шест буфера с високоимпедансно състояние
4504	Шест преобразувателя на ниво от TTL в CMOS
4506	Двоен разширител
4507	Четири логически елемента изключващо ИЛИ
4508	Два регистъра с по 4 D-тригера с три изходни състояния
4510	Двоично-десетичен реверсивен брояч
4511	Преобразувател от двоично-десетичен код в семесегментен с регистър-памет
4512	8-канален мултиплексор
4513	Преобразувател от двоично-десетичен код в семесегментен с регистър-памет
4514	4 към 16 декодер с регистър-памет
4515	4 към 16 декодер с регистър-памет
4516	Двоичен реверсивен брояч
4517	Два 64-битови преместващи регистъра
4518	Два двоично-десетични брояча

4519	4-битов И/ИЛИ селектор
4520	Два двоични брояча
4521	24-разреден честотен делител
4522	Програмируем двоично-десетичен делител/брояч
4526	Програмируем двоичен делител/брояч
4527	Двоично-десетичен делител
4528	Два чакащи мултивибратора
4529	Два четириканални мултиплексора
4530	Две 5-входови мажоритарни логически схеми
4531	12-битов генератор на контрол по четност
4532	8-битов приоритетен шифратор
4534	5-декаден брояч
4536	Програмируем таймер
4537	256 x 1 бит статична RAM
4538	Два прецизни чакащи мултивибратора
4539	Два четириканални мултиплексора
4541	Програмируем осцилатор-таймер
4543	Преобразувател от двоично-десетичен код в седемсегментен с регистър-памет
4544	Преобразувател от двоично-десетичен код в седемсегментен с регистър-памет
4547	Преобразувател от двоично-десетичен код в седемсегментен с регистър-памет
4548	Два прецизни чакащи мултивибратора
4549	Регистър за последователно приближение
4551	Четири 2-канални аналогови мултиплексора
4552	64 x 4 бита статична RAM
4553	3-декаден двоично-десетичен брояч
4554	2 x 2 бита паралелен двоичен умножител
4555	Два двоични дишифратора 1 от 4
4556	Два двоични дишифратора 1 от 4
4557	От 1 до 64 бита преместващ регистър с променлива дължина
4558	Преобразувател от двоично-десетичен код в седемсегментен
4559	Регистър за последователно приближение
4560	Двоично-десетичен суматор
4561	Схема за изработване на допълнение
4562	128-битов статичен преместващ регистър
4566	Индустриален генератор на база време
4568	Фазов компаратор с програмируем брояч
4569	Два програмируеми двоично-десетични и двоичен брояча
4570	Четири 2-входови елемента ИЛИ
4571	Четири 2-входови елемента И
4572	Шест буфера
4573	Четири програмируеми операционни усилватели
4574	Четири програмируеми компаратора
4575	Програмируеми два операционни усилвателя и два компаратора
4580	4 x 4 многовходов регистър
4581	4-битово аритметично-логическо устройство
4582	Блок за изработване на ускорен пренос
4583	Два тригера на Шмит
4584	Шест тригера на Шмит
4585	4-битов магнитуден компаратор
4587	8-битов магистрален брояч/регистър
4598	8-битов магистрален адресируем регистър
4599	8-битов адресируем регистър
4601	Четири двуходови логически елемента ИЛИ-НЕ
4602	Два четириканални логически елемента ИЛИ-НЕ
4606	18-разреден преместващ регистър (статичен)
4607	Два CMOS транзистора и един инвертор

4609	Шест инвертора
4610	Шест повторителя
4611	Четири двуходови логически елемента И-НЕ
4612	Два четириканални логически елемента И-НЕ
4613	Два D-тригера
4614	8-разреден преместващ регистър
4615	Два 4-разредни преместващи регистъра
4616	Четири аналогови ключа
4617	5-разреден брояч на Джонсън (брояч до 10)
4618	5-разреден брояч на Джонсън с паралелни входове
4619	Четири двуходови мултиплексора
4620	14-разреден двоичен брояч
4621	8-разреден преместващ регистър
4622	8-разреден брояч на Джонсън с дешифратор
4623	Три тривходови логически елемента И-НЕ
4624	7-разреден двоичен брояч
4625	Три тривходови логически елемента ИЛИ-НЕ
4626	Десетичен брояч (5-разреден брояч на Джонсън) с преобразувател в седемсегментен код
4627	Два JK-тригера
4628	Преобразувател на двоично-десетичен код в десетичен
4630	Четири логически елемента изключващо ИЛИ
4631	64-разреден преместващ регистър
4635	4-разреден универсален преместващ регистър
4642	Четири D-тригера (паралелен регистър-памет)
4649	Шест буфера (инвертори)
4650	Шест буфера (повторители)
4722	Генератор (свободно генериращ) и осемстъпален брояч на изваждане
4723	Два адресируеми 4-разредни регистъра с входове за разрешение и нулиране
4724	8-разреден адресируем регистър с входове за разрешение и нулиране
4727	Седемстъпален двоичен брояч
4731	Четири 64-разредни преместващи регистри с презаписване
4734	Преобразувател на двоично-десетичен в седемсегментен код
4737	4 1/2 двоично-десетичен брояч
4753	Брояч с програмируем коефициент на броење от 1 до 4096

1. Белянов К., С. Сребрев, И. Обретенов. Сборник приложни схеми от цифровата електроника. София, Техника, 1979.
3. Димитрова М. И. Ванков. Импулсни схеми и устройства — в 2 тома. София, Техника, 1987.
4. Димитрова М., И. Ванков. CMOS интегрални схеми — в 2 тома. София, Техника, 1988.
6. Игънов Р., В. Златаров, Г. Михов. Приложение на микропроцесорни системи в електронни устройства. София, Техника, 1984.
7. Каслов К. Импулсни и цифрови схеми с интегрални TTL елементи. София, Техника, 1988.
5. Михов, Г. Цифрова схемотехника. Технически университет — София, 1997.
8. Саслоф С. Приложение на аналогови интегрални схеми. София, Техника, 1990.
9. Тръгце У., К. Шенк. Полупроводниковая схемотехника. Москва, Мир, 1982.
10. Токхейм Р. Основы цифровой электроники. М., Мир, 1988.
12. Уоровиц П., У. Хилл. Искусство схемотехники — в 3-х томах. Москва, Мир, 1992.
15. Ясен Й. Курс цифровой электроники — в 4-х томах. Москва, Мир, 1987.
16. Anglada R., A.Rubio. A Digital Differential-Line Receiver for CMOS VLSI Circuits. IEEE Transaction on circuits and systems, vol.38, No.6 June 1991.
17. Bursky D. A Tidal Wave Of 3-V ICs Up Many Options. Electronic Design, August 20, 1992.
18. CMOS Commodity Logic ICs — New pinouts for ACL ICs. Philips, 1988.
18. Floyd, T. Digital Fundamentals. New York, Macmillan Publishing Company, 1990.
19. Integrated circuits, Book IC15 — FAST TTL Logic series. Philips, 1988.
22. Perna S. ABT enables optimal system design. Dallas, Texas Instruments, 1993.
23. Programmable Logic Design Guide. National Semiconductor Corp. 1985.

ЦИФРОВА СХЕМОТЕХНИКА

Ръководство за семинарни упражнения	
Семинарно упражнение No 1. Особености при работа с TTL схеми.....	3
Семинарно упражнение No 2. Особености при работа със CMOS схеми.....	13
Семинарно упражнение No 3. Работа с комбинационна програмируема матрична логика (PAL).....	23
Семинарно упражнение No 4. Последователности логически схеми.....	37
Семинарно упражнение No 5. Приложение на формирователни и релаксационни схеми.....	47
Семинарно упражнение No 6. Приложение на аналогово-цифров преобразувател.....	55
Семинарно упражнение No 7. Приложение на вериги за фазово автоматично поддържане на честотата.....	67
Семинарно упражнение No 8. Съгласуване на линии с разпределени параметри при предаване на цифрови сигнали.....	75
Приложение А. Списък на интегралните схеми от серия 54/74	79
Приложение Б. Списък на интегралните схеми от серия 4000.....	89
ЛИТЕРАТУРА.....	94
СЪДЪРЖАНИЕ	